《【教学课件】第1章数字电路基础知识.ppt》由会员分享，可在线阅读，更多相关《【教学课件】第1章数字电路基础知识.ppt（43页珍藏版）》请在三一办公上搜索。
1、第4章 触发器,概述基本触发器同步触发器边沿触发器触发器的电器特性,概 述,对触发器的基本要求（1）具有两个稳定的状态 0状态和1状态（0状态和1状态表征触发器的存储内容）（2）能够接收、保存和输出信号触发器的现态和次态现态Qn触发器接收输入信号之前的状态 次态Qn+1触发器接收输入信号之后的状态（现态 Qn 和次态 Qn+1 的逻辑关系是研究触发器工作原理的基本问题）,触发器的分类,触发器,基本触发器,同步触发器,边沿触发器,输入信号直接加到输入端，是触发器的基本电路结构,输入信号经过控制门输入，受时钟信号CP控制,只在时钟信号CP的上升沿或下降沿时刻才有输入信号,4.1 基本触发器,用与非
2、门组成的基本触发器,信号输入端低电平有效,1状态：Q1、Q 0 0状态：Q0、Q 1,工作原理,1,0,0,1,1 0,0,0,1,1,0,0 1,1,1,1,1,0,1 1,不变,1,0,0,0,1,1,0 0,不定,？,特性表（真值表）,次态Qn+1的卡诺图,特性方程,触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式,状态图,描述触发器的状态转换关系及转换条件的图形称为状态图,0,1,1/,1/,10/,01/,波形图,反映触发器输入信号取值和状态之间对应关系的图形称为波形图,置1,置0,置1,置1,置1,保持,不允许,用或非门组成的基本触发器,或非门组成的基本RS触
3、发器的状态转换表,R高电平有效置0,S高电平有效置1,基本RS触发器的特点：,主要优点（1）结构简单，仅由两个与非门或者或非门交叉连接构成。（2）具有置0、置1和保持功能，其特性方程为存在问题（1）电平直接控制，即由输入信号直接控制触发器的输出，电路抗干扰能力下降（2）R、S之间存在约束，即两个输入不能同时为高电平。,集成基本触发器,EN1时工作 EN0时禁止,同步触发器具有时钟脉冲CP控制的触发器，触发器状态的改变与时钟脉冲同步。CP控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。同步触发器的状态更新时刻：受CP输入控制 触发器更新为何种状态：由触发输入信号决定同步RS触发器同步D触
4、发器,4.2 同步触发器,电路组成及其工作原理,4.2.1 同步RS触发器,在CP=0期间，G3、G4被封锁，触发器状态不变。在CP=1期间，由R和S端信号决定触发器的输出状态。结论：触发器的动作时间是由时钟脉冲CP控制的。,R为高电平有效触发,S为高电平有效触发,R、S不允许同时有效,工作原理,同步RS触发器主要特点,（1）时钟电平控制在CP1期间接收输入信号，CP0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。,置1,保持,置0,置1,4.2.2 同步D触发器,电路组成及其工作
5、原理,状态图,波形图,CP=1期间有效,同步D触发器的特性方程：,同步D触发器主要特点1、时钟电平控制，无约束问题在CP=1期间，若D=1，则Qn+1=1；若D=0，则Qn+1=0，即根据输入信号D取值不同，触发器既可以置1，也可以置0。由于电路是在同步RS触发器基础上经过改进得到的，所以约束问题不存在。2、CP=1时跟随，下降沿到来时才锁存CP=1期间，输出端随输入端的变化而变化；只有当CP脉冲下降沿到来时才锁存，锁存的内容是CP下降沿瞬间D的值。,集成同步D触发器,CP1、2,CP3、4,POL1时，CP1有效，锁存的内容是CP下降沿时刻D的值；POL0时，CP0有效，锁存的内容是CP上升
6、沿时刻D的值。,边沿D触发器边沿JK触发器边沿触发器的功能分类、功能表示方法及转换,4.3 边沿触发器,边沿触发器CP脉冲上升沿或下降沿进行触发正边沿触发器CP脉冲上升沿触发负边沿触发器CP脉冲下降沿触发边沿触发方式，可提高触发器工作的可靠性，增强抗干扰能力。,4.3.1 边沿D触发器,电路组成及工作原理,工作原理,当CP从0变为1时，Q将由CP上升沿到来之前一瞬间D的状态决定。,边沿D触发器特性方程：,集成边沿D触发器,注意：CC4013的异步输入端RD和SD为高电平有效。,边沿D触发器的主要特点1、CP边沿（上升沿或下降沿）触发在CP脉冲上升沿（或下降沿）时刻，触发器按照特性方程Qn+1=
7、D的规定转换状态，实际上是加在D端的信号被锁存起来，送到输出端。2、抗干扰能力强因为只在触发沿其短的时间内触发，其他时间输入信号对触发器不起作用，保证信号的可靠接收3、只具有置1、置0功能,4.3.2 边沿JK触发器,电路组成及其工作原理,工作原理D的逻辑表达式特性方程,CP下降沿时刻有效,集成边沿JK触发器,74LS112为CP下降沿触发。CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。,注意,74LS112的功能表,边沿JK触发器的主要特点1、CP边沿（上升沿或下降沿）触发在CP脉冲上升沿（或下降沿）时刻，触发器按照特性方程的规定转换状态，其他时间里，J、K不起作用。2
8、、抗干扰能力强因为只在触发沿其短的时间内触发，其他时间输入信号对触发器不起作用，保证信号的可靠接收3、功能齐全，使用灵活方便具有置1、置0、保持、翻转四种功能。,4.3.3 边沿触发器的功能分类、功能表示方法及转换,边沿触发器逻辑功能分类1、JK触发器凡具有保持、置1、置0、翻转功能的电路都称为JK型时钟触发器。,特性表特性方程,CP下降沿有效,2、D型触发器凡具有置1、置0功能的电路都称为D型时钟触发器。,特性表,特性方程,3、T型触发器凡具有保持、翻转功能的电路，即当T=0是保持状态不变，T=1时翻转的电路，都称为T型时钟触发器。,特性表,特性方程,翻转,CP下降沿有效,3、T型触发器凡是每来一个时钟脉冲就翻转一次的电路，都称为T型时钟触发器。,特性表,特性方程,CP下降沿有效,边沿触发器逻辑功能表示方法触发器逻辑功能的表示方法有特性表、卡诺图、特性方程、状态图和时序图5种。1、特性表、卡诺图和特性方程（1）特性表（真值表）以表格形式描述触发器的逻辑功能。（2）卡诺图表达构成次态的各个最小项在逻辑上的相邻性。（3）特性方程用逻辑表达式概括触发器的逻辑功能。,2、状态图和时序图（1）状态图表示触发器的状态转换关系及转换条件。,D触发器,JK触发器,（2）时序图反应时钟脉冲CP、输入信号和触发器状态之间在时间上的对应关系。,以CP下降沿触发的JK触发器为例,
