《【教学课件】第2章微型计算机基础.ppt》由会员分享，可在线阅读，更多相关《【教学课件】第2章微型计算机基础.ppt（72页珍藏版）》请在三一办公上搜索。
1、第2章 微型计算机基础,主要内容：,微型机的基本结构8088（8086）微处理器的工作原理、引线及结构总线的一般概念,2.1 微型机的基本结构,掌握：微机系统的基本组成微型机的工作原理,一、计算机的工作原理,冯 诺依曼的计算机工作原理 存储程序工作原理,冯 诺依曼机的特点：,将计算过程描述为由许多条指令按一定顺序组成的程序，并放如存储器保存指令按其在存储器中存放的顺序执行由控制器控制整个程序和数据的存取以及程序的执行以运算器为核心，所有的执行都经过运算器,冯 诺依曼计算机结构,运算器,存储器,控制器,输入设备,输出设备,二、系统组成,CPU 存储器 主机 输入/输出接口 硬件系统 总线 外设微
2、机系统 系统软件 软件系统 应用软件,1.主机硬件系统,微处理器（CPU）存储器 输入/输出接口 总线,1）微处理器,微处理器简称CPU，是计算机的核心，主要包括：运算器 控制器 寄存器组,2）存储器：,定义：用于存放计算机工作过程中需要操作的数据和程序。,有关内存储器的几个概念：,内存单元的地址和内容内存容量内存的操作内存的分类,内存单元的地址和内容,每个单元都对应一个地址，以实现对单元内容的寻址,10110110,38F04H,内存地址,单元内容,内存容量：,内存所含存储单元的个数，以字节为单位内存容量的大小依CPU的寻址范围而定（即CPU地址信号线的位数）,内存操作,读：将内存单元的内容
3、取入CPU，原单元内容不改变 写：CPU将信息放入内存单元，单 元中原来的内容被覆盖,内存储器的分类,随机存取存储器（RAM）按工作方 式可分为 只读存储器（ROM）,3）输入/输出接口,接口是CPU与外部设备间的桥梁,CPU,I/O接口,外设,接口的分类：,串行接口 输入接口 并行接口 输出接口,接口的功能：,数据缓冲寄存信号电平或类型的转换实现主机与外设间的运行匹配,4）总线,基本概念分类工作原理常用系统总线标准及其主要技术指标（具体内容见后续课程）,2.软件系统,软件：为运行、管理和维护计算机系统或为实现某一功能而编写的各种程序的总和及其相关资料。,系统软件,应用软件,操作系统编译系统网
4、络系统工具软件,软件,三、微型机的分类,按处理器的位数分按功能和结构分,四、主板的主要硬件构成,CPU插座 芯片组 内存插槽 系统BIOS CMOS 总线扩展槽 串行、并行接口,2.2 8088微处理器,主要内容：8088CPU外部引线及功能8088CPU的内部结构和特点各内部寄存器的功能8088的工作时序,一、概述,指令的一般执行过程：取指令指令译码读取操作数 执行指令存放结果,串行和并行方式的指令流水线：,串行工作方式：控制器和运算器交替工作，按顺序完成 上述指令执行过程并行工作方式：运算器和控制器可同时工作,串行工作方式：,8088以前的CPU采用串行工作方式,取指令1,执行1,存结果1
5、,取指令2,取操作数,执行2,CPU,BUS,忙碌,忙碌,忙碌,忙碌,并行工作方式：,8088CPU采用并行工作方式,取指令2,取操作数,BIU,存结果,取指令3,取操作数,取指令4,执行1,执行2,执行3,EU,BUS,忙碌,忙碌,忙碌,忙碌,忙碌,忙碌,8088/8086 CPU的特点,采用并行流水线工作方式：通过设置指令预取队列实现对内存空间实行分段管理：将内存分为4个段并设置地址段寄存器，以实现对1MB空间的寻址支持多处理器系统,8088CPU的两种工作模式,8088可工作于两种模式下，即：最小模式和最大模式。最小模式为单处理机模式，控制信号较少，一般可不必接总线控制器。最大模式为多处
6、理机模式，控制信号较多，须通过总线控制器与总线相连。,最小模式下的连接示意图,8088CPU,控制总线,数据总线,地址总线,地址锁存,数据收发,ALE,时钟发生 器,最大模式下的连接示意图：,8088CPU,数据总线,地址总线,地址锁存,数据收发,ALE,时钟发生 器,总 线控制器,控制总线,二、8088CPU的引线及功能,引脚定义的方法可大致分为：每个引脚只传送一种信息（RD等）引脚电平的高低不同的信号（IO/M等）CPU工作于不同方式有不同的名称和定义（WR/LOCK 等）分时复用引脚（AD7AD0 等）；引脚的输入和输出分别传送不同的信息（RQ/GT等）。,主要引线（最小模式下）：,80
7、88是工作在最小还是最大模式由MN/MX端状态决定。MN/MX=0工作于最大模式，反之工作于最小模式AD7AD0：低8位地址和数据信号分时复 用。在传送地址信号时为单 向，传送数据信号时为双向。A19 A16：高4位地址信号，分时复用。A15 A8：输出8位地址信号。,主要的控制和状态信号,WR：写信号RD：读信号IO/M：为“0”表示访问内存 为“1”表示访问接口DEN：低电平有效时，允许进行读/写操 作RESET：复位信号,例：,当WR=1，RD=0，IO/M=0时，表示CPU当前正在进行读存储器操作,READY信号：,T,1,T,2,T,3,Twait,T,4,中断请求和响应信号,INT
8、R：可屏蔽中断请求输入端NMI：非屏蔽中断请求输入端INTA：中断响应输出端,总线保持信号,HOLD：总线保持请求信号输入端。当CPU 以外的其他设备要求占用总线时，通过该引脚向CPU发出请求HLDA：总线保持响应信号输出端。CPU对 HOLD信号的响应信号,三、8088CPU的内部结构,8088内部由两部分组成：执行单元（EU）总线接口单元（BIU）,执行单元,功能 指令的执行 从指令队列中取指令代码 译码 在ALU中完成数据的运算 运算结果 的特征保存在标志寄存器FLAGS中。,执行单元包括,运算器 8个通用寄存器 1个标志寄存器 EU部分控制电路,总线接口单元,功能：从内存中取指令到指令
9、预取队列负责与内存或输入/输出接口之间的数据传送在执行转移程序时，BIU使指令预取队列复位，从指定的新地址取指令，并立即传给执行单元执行。,结论,指令预取队列的存在使EU和BIU两个部分可同时进行工作，从而 提高了CPU的效率 降低了对存储器存取速度的要求,8088的内部寄存器,含14个16位寄存器，按功能可分为三类 8个通用寄存器 4个段寄存器 2个控制寄存器,通用寄存器,数据寄存器（AX，BX，CX，DX）地址指针寄存器（SP，BP）变址寄存器（SI，DI）,数据寄存器,8088含4个16位数据寄存器，它们又可分为8个8位寄存器，即：AX AH，ALBX BH，BLCX CH，CLDX D
10、H，DL,数据寄存器特有的习惯用法,AX：累加器。所有I/O指令都通过AX与接口传送 信息，中间运算结果也多放于AX中BX：基址寄存器。在间接寻址中用于存放基地址；CX：计数寄存器。用于在循环或串操作指令 中存放计数值DX：数据寄存器。在间接寻址的I/O指令中存放 I/O端口地址；在32位乘除法运算时，存放 高16位数,地址指针寄存器,SP：堆栈指针寄存器，其内容为栈顶的 偏移地址BP：基址指针寄存器，常用于在访问内 存时存放内存单元的偏移地址,BX与BP在应用上的区别,作为通用寄存器，二者均可用于存放数据作为基址寄存器，用BX表示所寻找的数据在数据段；用BP则表示数据在堆栈段,变址寄存器,S
11、I：源变址寄存器DI：目标变址寄存器变址寄存器常用于指令的间接寻址或变址寻址。特别是在串操作指令中，用SI存放源操作数的偏移地址，而用DI存放目标操作数的偏移地址。,段寄存器,用于存放相应逻辑段的段基地址 CS：代码段寄存器。代码段存放指令代码 DS：数据段寄存器 ES：附加段寄存器 SS：堆栈段寄存器：指示堆栈区域的位置,存放操作数,控制寄存器,IP：指令指针寄存器，其内容为下一条 要执行指令的偏移地址FLAGS：标志寄存器，存放运算结果的 特征 6个状态标志位（CF，SF，AF，PF，OF，ZF）3个控制标志位（IF，TF，DF）,四、存储器寻址,段基地址=6000H段首地址偏移地址物理地
12、址,代码段,60009H,00H,12H,60000H,0009H,物理地址,物理地址由段基地址和 偏移地址组成物理地址=段基地址16+偏移地址,60002H,08H,12H,60000H,0 0 0 0,段基地址（16位）,段首地址,例：,已知CS=1055H，DS=250AH ES=2EF0H SS=8FF0H 某操作数偏移地址=0204H画出各段在内存中的分布、段首地址及操作数的物理地址,10550H,250A0H,2EF00H,8FF00H,CS,DS,ES,SS,例题解答,设操作数在数据段，则操作数的物理地址为：250AH 16+0204H=252A4H,堆栈及堆栈段的使用,堆栈：内
13、存中一个特殊区域，用于存放暂时不用或需要保护的数据常用于响应中断或子程序调用,例：,若已知（SS）=1000H（SP）=2000H则堆栈段的段首地址=？栈顶地址=？若该段最后一个单元 地址为10100H，则栈底=？,段首,栈底,栈顶,堆栈区,五、时序,时序的概念：CPU各引脚信号在时间上 的关系总线周期：CPU完成一次访问内存（或 接口）操作所需要的时间。一个总线周期至少包括4个 时钟周期,2.3 系统总线,主要内容：总线的基本概念和分类总线的工作方式常用系统总线标准,一、概述,总线：是一组导线和相关的控制、驱动电路的集合。是计算机系统各部件之间传输地址、数据和控制信息的通道,地址总线（AB）
14、数据总线（DB）控制总线（CB）,总线分类,CPU总线系统总线外部总线,片内总线片外总线,按相对CPU的位置,按层次 结构,二、总线结构,单总线结构,CPU,M,M,I/O,I/O,I/O,多总线结构,面向CPU的双总线结构面向主存的双总线结构,双总线结构多总线结构,面向CPU的双总线结构,存储器与I/O接口间无直接通道,CPU,M,I/O,I/O,I/O,面向存储器的双总线结构,在单总线结构基础上增加一条CPU到存储器的高速总线,CPU,M,I/O,I/O,I/O,三、常用系统总线,ISA（8/16位）PCI（32/64位）AGP（加速图形端口，用于提高图形处 理能力）,PCI总线体系结构,总线的主要性能指标,总线带宽（B/S）：单位时间内总线上可传送 的数据量总线位宽（bit）：能同时传送的数据位数总线的工作频率（MHz）总线带宽=（位宽/8）（工作频率/每个存取周期的时钟数）,2.4 常见总线接口芯片,锁存器总线驱动器,1.锁存器：,8D锁存器74LS273 74LS373,D,CP,Q,Q,D,CP,Q,Q,2.总线驱动器：,三态门74LS244,（内容略）,2.5 新型 CPU 简介,
