《氧化镍薄膜电性及光学穿透之研究.ppt》由会员分享，可在线阅读，更多相关《氧化镍薄膜电性及光学穿透之研究.ppt（33页珍藏版）》请在三一办公上搜索。
1、5.Film Deposition5.1 Process Study5.2 Simulation5.3 Expert System,5.1 Process Study,氧化鎳薄膜電性及光學穿透之研究,1.基本性質,1.電子組態:Ni:1s22s22p63s23p64s23d8 O:1s22s22p42.Ni和O的鍵結:Ni的電負度=1.8 O的電負度=3.5 差1.7 一般而言:電負度差2以上形成100%離子鍵3.一般認為形成NiO時，Ni4s的兩個電子會被O吸引過去，使O的電子組態符合八隅規則，當點缺陷形成時(VNi or Oi)Ni+2Ni+3，在Ni的3d軌域產生一個電洞。4.因為電洞的
2、產生使價電子可以移動產生電流。,2.導電機構,1.=Ne(導電度=載子濃度電子帶電量載子遷移率)2.增加導電度的方法:(1)增加載子濃度(2)增加載子遷移率3.計量比的NiO為絕緣體，如果在NiO中製造電洞即可增加導電率。4.增加載子濃度的方法:(1)Ni1-xO(2)NiO1+X(3)低價金屬掺雜5.增加載子遷移率的方法:(1)降低電子散射(2)利用Cu+1或Ag+1掺雜來擴張價帶形成電子快速移動路徑(CMVB)。,NiO 導電機制,Chemical modulation of the Valence Band,一般而言，具有(n-1)d10ns0電子組態的正離子如Cu+1或Ag+1，其d軌
3、域的能量和氧2p軌域相接近，容易形成鍵結性軌域或混成軌域使能帶擴展開來，形成電洞的移動路徑。,Li 掺雜相關結果,NiO,NiO(2.9at%Li),NiO(3.5at%Li),NiO(7.4at%Li),NiO薄膜的表面形態隨著鋰的掺雜在表面生成塊狀的凸起物，且此塊狀凸起物的尺寸隨著掺雜量的增加而下降。,不同掺雜量之氧化鎳薄膜成份,NiO薄膜掺雜後的定量分析結果,鋰掺雜量對NiO薄膜電性的影響,NiO薄膜電阻率隨掺雜量變化情形，第一段增加的部分導因於薄膜中Oi、VNi的減少，後半部電阻率下降的原因則是來自於Li掺雜置換Ni的位置而增加載子濃度所致。,電性穩定度測試設備,NiO薄膜電性時效研究
4、,NiO薄膜在空氣中導電度會隨時間增加而下降，藉由霍耳量測得其載子遷移率並沒有太大的改變，而載子濃度會明顯的隨時間而下降，因此可以推測時效機構是因薄膜和空氣中的氣氛反應抵消電洞所致。,氣氛對NiO薄膜電性的影響,NiO薄膜在各種氣氛下電阻隨時間的變化情形，由圖可知，還原性氣氛H2及CO對NiO薄膜電阻的影響最明顯。,濕度對NiO薄膜電性的影響,NiO薄膜在不同濕度下電阻隨時間的變化情形，由圖可知，當濕度在220RH時，電阻的變化率會隨濕度的增加而增加，而濕度超過20RH後，電阻隨時間的增加率達到最大值不再增加。,NiO薄膜在20RH的Ar中，不同Li掺雜量對電性穩定度的改變。由圖可知，NiO的
5、時效速率會隨著Li掺雜量的增加而下降。,5.2 Simulation,隨著半導體晶片上的元件積集度增加，元件尺寸縮小，濺鍍薄膜的鍍膜均勻度與顯微結構將成為影響元件可靠度與物性的關鍵因素。藉由電腦模擬薄膜製程，將可研究不同參數對薄膜結構的影響與瞭解實驗中所無法觀察到的沈積型態演化過程。,研究背景,研究目標,充填溝槽模擬研究顯微結構,在充填溝槽模擬研究方面的目標為：建立填充溝槽模型，預測最佳之鍍膜厚度(意指沉積於平面基板上的薄膜厚度)以便在接觸孔與溝槽內得到良好鍍膜均勻性。,圖1.方形接觸孔之模擬(a)初始基板型態(b)s=0.001之沈積薄膜型態。平面沈積膜厚=11.5d0，Rb/sw=0.92
6、(c)圖a.b.剖面圖的比較。,充填溝槽方面典型的結果有：,均勻度Rb/sw(=db/dsw)為以底部(bottom)平均膜厚db與邊牆(sidewall)平均膜厚dsw的比值，S為材料擴散係數,(a),(b),(c),圖2.L形接觸孔之模擬(a)初始基板型態(b)s=0.001之沈積薄膜型態，平面沈積膜厚=11.5d0，Rb/sw=0.92(c)s=0.025之沈積薄膜型態，平面沈積膜厚=11.3d0，Rb/sw=0.98。,(a),(b),(c),圖3.(a)為濺鍍功率75W，濺鍍時間100分鐘之鍍膜型態的SEM剖面圖，(薄膜厚度)dfield=480nm。由圖 3.(a)可看到鋁薄膜在溝
7、槽底部的沈積厚度較大，斜邊牆上的沈積厚度較小，Rb/sw=1.2，而圖3.(b)的模擬結果則在溝槽底部及斜邊牆上得到較相近之沈積厚度，Rb/sw=1.15。圖3.(c)為濺鍍功率150W，濺鍍時間120分鐘之鍍膜型態的OM影像，dfield=1.5m。因此鍍膜厚度較大，故不需再濺鍍氧化鎳保護層，而直接鑲埋、研究及抛光進行OM的剖面觀察。由圖3.(c)可看到，鋁薄膜同樣在溝槽底部的沈積厚度較大，斜邊牆上的沈積厚度較小，Rb/sw=1.7，而圖3.(d)之模擬結果則具有相似的型態，其Rb/sw=1.5。,顯微結構方面目標：建立成核與成長模型，通過對模擬結果的分析，研究不同製程參數對薄膜顯微組織及型
8、態的影響，再進而瞭解多晶結構的生成機制。,微組織模擬方面目前的結果有：,5.3 Expert System,積體電路中薄膜材料及其製程知識庫之建立,積體電路的生產流程示意圖,知識庫系統的架構絕緣性薄膜,1.場氧化層（FIELD OXIDE）2.閘極氧化層（GATE OXIDE）3.金屬間介電層（DIELECTRIC LAYER）4.保護層（PASSIVATION）5.側壁空間層（SIDEWALL SPACER）6.擴散阻礙層（DIFFUSION BARRIER）,知識庫系統的架構導電性薄膜（CONDUCTOR）,1.閘極電極（GATE ELECTRODE）2.源極汲極接觸（S/D CONTAC
9、T）3.金屬連線層（INTERCONNECT）4.擴散阻礙層（DIFFUSION BARRIER）5.栓塞（VIA）6.附著層（GLUE/ADHESION LAYER）7.抗反射層（ANTI-REFLECTION LAYER,ARC）8.蝕刻終止層（ETCH STOPPING LAYER）,知識庫系統操作介面設計,網頁設計的軟體工具(a)FrontPage(b)Dreamweaver,IC薄膜知識庫系統,本研究所建立之知識庫網站具備下列特點,1.建立全中文化之積體電路中薄膜材料及其製程知識庫。2.架構清晰且層次分明。3.具有擴充性高的特性，且易於維護與更新。4.具備導引性架構，方便半導體領域初學者使用。5.具備站內全文檢索功能，便於半導體領域進階人員使用。,
