《锁存器和触发器的初态与次态和波形图绘制.ppt》由会员分享，可在线阅读，更多相关《锁存器和触发器的初态与次态和波形图绘制.ppt（55页珍藏版）》请在三一办公上搜索。
1、1,教学基本要求,1、掌握锁存器、触发器的电路结构和工作原理,2、熟练掌握SR触发器、JK触发器、D触发器及T 触发器的逻辑功能,3、正确理解锁存器、触发器的动态特性,5 锁存器和触发器,2,1、时序逻辑电路与锁存器、触发器：,时序逻辑电路:,概述,锁存器和触发器是构成时序逻辑电路的基本逻辑单元。,结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。,工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。,3,具有0 和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。,2、锁存器与触发器,共同点：,不同
2、点：,锁存器-对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。,触发器-对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。,4,双稳态的概念,反馈,双稳态存储单元电路,电路有两个互补的输出端,Q端的状态定义为电路输出状态。,5.1 双稳态存储单元电路,5,2、逻辑状态分析,0,1,电路具有记忆1位二进制数据的功能。,1,0,如 Q=1,如 Q=0,1,0,双稳态存储单元,1、电路结构,6,5.2.1 SR 锁存器,5.2 锁存器,1.基本SR锁存器,电路的初态与次态,初态：R、S信号作用前Q端的状态.初态用Q n表示。,次态：R、S信号作用后Q端的状态.次态用
3、Q n+1表示。,7,1)工作原理,0,0,若初态 Q n=1,若初态 Q n=0,1,0,1,0,1,0,0,0,R=0、S=0,无论初态Q n为0或1，锁存器的状态不变,8,无论初态Q n为0或1，锁存器的次态为为1态。信号消失后新的状态将被记忆下来。,0,1,若初态 Q n=0,若初态 Q n=1,0,1,0,1,0,R=0、S=1,1,0,1,9,无论初态Q n为0或1，锁存器的次态为0态。信号消失后新的状态将被记忆下来。,1,0,若初态 Q n=1,若初态 Q n=0,1,1,0,1,0,0,1,0,1,R=1、S=0,0,10,1,1,0,0,S=1、R=1,无论初态Q n为0或1
4、，锁存器的次态、都为0。,约束条件:SR=0,当S、R 同时回到0时，由于两个与非门的延迟时间无法确定，使得锁存器最终稳定状态也不能确定。,锁存器的输出既不是0态，也不是1态,11,2）逻辑符号与逻辑功能,不变,置0,置1,状态不确定,S为置1端，R为置0端，且都是高电平有效,12,不变,置1,不变,置0,置1,不变,不变,3）工作波形(设初态为0）,13,4）用与非门构成的基本SR锁存器,、,c.国标逻辑符号,a.电路图,即：S R=0,14,画工作波形,不变,不定,置1,不变,置1,不变,置0,不变,15,5）应用举例,-去抖动电路,开关闭合时,开关断开时,开关接A时振动,Q=1,开关接
5、B振动,去抖动电路工作原理,17,2.逻辑门控SR锁存器,电路结构,简单SR锁存器,使能信号控制门电路,18,工作原理,S=0，R=0：Qn+1=Qn,S=1，R=0：Qn+1=1,S=0，R=1：Qn+1=0,S=1，R=1：Qn+1=,E=1：,E=0：,0,1,状态发生变化。,状态不变,19,逻辑功能的几种描述方式：,1)逻辑功能表（E=1）,2)特性方程,20,3)状态转换图,逻辑功能表,S=1R=0,S=0R=1,S=0R=X,S=XR=0,状态转换图用于电路设计：已知状态的转换，确定S、R的逻辑值,21,4)工作波形,E=1期间的S、R信号影响锁存器的状态。,E=0为低电平期间锁存
6、器状态不变。,功能表、特性方程、状态转换图、波形图。,逻辑功能的四种描述方式:,5）动作特点：E=1期间电路对信号敏感，并按S、R信号改变锁存器的状态。,22,5.2.2 D 锁存器,1.逻辑门控 D 锁存器,国标逻辑符号,逻辑电路图,23,S=0 R=1,D=0,Q=0,D=1,Q=1,=D,S=1 R=0,逻辑功能,1.逻辑门控 D 锁存器,24,5.3 触发器的电路结构和工作原理,1.锁存器与触发器,锁存器在E的高(低)电平期间对信号敏感并更新状态,触发器在脉冲边沿(上升沿或下降沿)的作用下产生状态的刷新(触发),25,5.3.1 主从触发器,1.主从 SR 触发器,2.主从 JK 触发
7、器,3.主从D触发器,26,1.主从 SR 触发器,电路组成及符号,主触发器,从触发器,下降沿有效,Q,Q,1R,1S,R,S,E,C1,SR锁存器,27,1.主从 SR 触发器,主触发器,从触发器,工作原理,CP=1,主触发器接收输入信号,CP=0,主触发器保持不变；,从触发器由CP下降沿到来之前的 确定。,1,0,从触发器状态保持不变,28,主要特点,1.主从 SR 触发器,主从控制，时钟脉冲触发。,主触发器接受输入信号,从触发器按照主触发器的内容更新状态。,结论：从触发器输出端的变化只能发生在 CP 的下降沿。,R、S 之间仍有约束。,29,2.主从 JK 触发器,(解决 R、S 之间有
8、约束的问题),结构 电路的结构及符号,国标符号,30,2.主从 JK 触发器,(解决 R、S 之间有约束的问题),工作原理,特性方程：,功能表：,0 0,0 1,1 0,1 1,Q n,0,1,保持,置0,置1,翻转,31,2.主从 JK 触发器,在脉冲的高电平期间信号存储于主触发器。,在CP脉冲的低电平到来时发生状态变化。,设触发器的初始状态为0,例：画输出波形,32,例 画输出波形,主从JK 触发器的输入信号CP、D 的波形分别如图所示，设触发器的初态为1，试画出输出端 L 的波形。,CP,D,L,Q,Q,在CP脉冲的低电平期间将输入信号存储于主触发器。,在CP脉冲的高电平到来时发生状态变
9、化。,高电平触发（上升沿）,3.主从 D 触发器,33,5.4 触发器的功能,1、RS 触发器,2、JK 触发器,3、T 触发器,4、D 触发器,5、D 触发器功能的转换,34,1、SR 触发器,特性方程,（约束条件）,逻辑功能表,状态不定,01,11,11,状态同S,01,00,11,状态同R,01,11,00,状态不变,01,00,00,说 明,Qn+1,Qn,R,S,1,1,1,状态转换图,S=0R=1,S=1R=0,S=xR=0,S=0R=x,35,2、JK 触发器,JK 触发器的状态转换图,JK 触发器的功能表,J=XK=1,J=1K=X,J=XK=0,J=0K=X,特性方程,36,
10、3、T 触发器,只要将JK触发器的J、K端连接在一起作为T端(J=K=T)，就构成了T触发器.,1)特性方程,T触发器的功能是T为1时，为计数状态，T为0时为保持状态。,2)T触发器逻辑功能表,37,T触发器,1,逻辑符号,特性方程,上升沿触发的T触发器,时钟脉冲每作用一次，触发器翻转一次。,3、T 触发器,38,4、D 触发器,逻辑功能表,特性方程,Qn+1=D,状态转换图,39,上升沿触发的不同功能触发器,下降沿触发的不同功能触发器,40,5、D 触发器功能的转换,D 触发器构成 J K 触发器,Qn+1=D,D,41,2.D 触发器构成 T 触发器,D,Qn+1=D,5、D 触发器功能的
11、转换,42,3.D 触发器构成 T 触发器,Qn+1=D,T 触发器可实现二分频逻辑功能,5、D 触发器功能的转换,43,锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变状态。触发器按逻辑功能分类有D触发器、JK触发器、T（T）触发器和SR触发器。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构与逻辑功能没有必然联系。,小 结,44,：输入信号电平直接控制其状态,传输门控锁存器：,维持
12、阻塞触发器,传输延迟结构触器,锁存器,主从触发器,基本SR锁存器,在使能电平作用下由输入信号决定其状态。,在时钟脉冲的上升沿或下降沿作用下改变状态。,逻辑门控锁存器：,45,根据逻辑功能不同，时钟触发器可分为,（1）RS 触发器,（约束条件）,（3）D 触发器,（4）T 触发器,（5）T 触发器,利用特性方程可实现不同功能触发器间逻辑功能的相互转换。,（2）JK 触发器,46,D触发器,JK触发器,SR触发器,逻辑功能的描述方式：特性表、特性方程和状态图、波形图。,47,相同结构有不同功能,相同功能有不同结构,触发器的电路结构与逻辑功能没有必然联系。,48,习题5.4.8 两相脉冲产生电路如图所示，试画出在CP,作用下1、2的波形,各触发器的初始状态为0。,49,J1=K1=1,J2=K2=1,50,51,作业,52,53,54,55,
