《《数字电路与数字逻辑》第九章.ppt》由会员分享，可在线阅读，更多相关《《数字电路与数字逻辑》第九章.ppt（23页珍藏版）》请在三一办公上搜索。
1、半导体存储器,9.1 只读存储器（ROM）,只读存储器,固定ROM,可编程ROM,可擦除可编程ROM,随机存储器,双极型RAM,MOS型RAM,静态动态,串行存储器,9.1.1 ROM的结构和工作原理 ROM由地址译码器、存储矩阵和输出电路构成,存储矩阵,地址译码器,输出电路,A0A1Ak,W0W1WM-1,b0 b1 bN-1,D0 D1 DN-1,1,1,1,1,1,1,Vcc,A1,A0,W1,W0,W2,W3,地址译码器,字线,位线,b0,b1,b2,b3,D1,D0,D2,D3,存储矩阵,输出电路,44位二极管ROM结构,与 阵 列,A1A1A0A0,W0 W1 W2 W3,D3 D
2、2 D1 D0,或阵列,ROM的阵列图,由该阵列图可得：W0=A1A0 W1=A1A0 W2=A1A0 W3=A1A0,D0=W2+W3=A1A0+A1A0D1=W0+W1=A1A0+A1A0D2=W1+W2+W3=A1A0+A1A0+A1A0D3=W0+W1+W3=A1A0+A1A0+A1A0,9.1.2 固定 ROM生产厂把信息写入存储器，用户不能更改9.1.3 可编程 ROM（PROM）,位线Yi,字线Wi,VCC,PROM存储单元,熔丝,出厂时，熔丝是接通的，即存储的内容为全1，使用时，若要将某些单元的内容改写为零，只须给这些单元通以足够大的电流，将熔丝烧断即可。,9.1.4 可改写
3、ROM（EPROM）,位线Yi,字线Wi,PROM存储单元,D,S,G,浮置栅,选择栅极,写入信息时，将相当高的电压同时加在SIMOS管（即叠栅MOS）（采用浮栅技术）的漏极和选择栅极上，此时会有部分电子穿透二氧化硅层到达浮置栅上。当浮置栅上被注入足够多的电子后，管子的开启电压将比注入前提高。表示该单元存储信息为1。,9.1.5 电擦除可编程 ROM（E2PROM）,字线Wi,D,T1S,G,浮置栅,控制栅极,位线Yi,T2,E2PROM的存储单元,在E2PROM的存储单元中采用了浮栅隧道氧化层MOS管（简称隧道MOS管）（也是采用浮栅技术），该管的特点是浮置栅与漏区之间有一个氧化层极薄的隧道
4、区，存储单元的信息可以利用一定宽度电脉冲擦除。,T2,T1,Wi,Yi,T2,T1,Wi,Yi,T2,T1,Wi,Yi,读出状态,写1状态,写0状态,+5V,+3V,+20V,+20V,+20V,+20V,0V,0V,E2PROM的存储单元的三种工作状态,9.1.6 快闪存储器（Flash Memory）快闪存储器既具有EPROM结构简单、编程可靠的优点，又保留了E2PROM用隧道效应擦除的快捷特性，而且集成度可以更高。,位线Yi,字线Wi,快闪存储器存储单元,D,S,G,快闪存储器结构与SIMOS管类似，但浮栅到衬底间氧化层更薄，可以通过在源极加一正电压，使浮栅放电，从而写入“0”，写“1”
5、方式与EPROM相同,9.1.7 ROM的应用1）用ROM实现组合逻辑函数例9.1.1试用ROM实现组合逻辑函数F1=AB+AC,F2=AB+BC,B,C,1,A,1,1,m0,m7,(D0)F1,(D1)F2,F1=ABC+ABC+ABC+ABC,F2=ABC+ABC+ABC+ABC,2023年9月1日星期五,第四章 组合逻辑电路,10,数字显示译 码 器,BCD码,3.数字显示译码器,七 段数码管,(1)七段数码管,半导体数码管,液 晶数码管,共阳极,共阴极,2023年9月1日星期五,第四章 组合逻辑电路,11,(a)外形图,(b)等效电路,图 4.2.13 C391E,2023年9月1日
6、星期五,第四章 组合逻辑电路,12,(2)数字显示译码器7448,简化符号,A3A0：8421BCD输入端,YaYg：七段输出端,2023年9月1日星期五,第四章 组合逻辑电路,13,图 4.2.15 015十六个字符显示,2023年9月1日星期五,第四章 组合逻辑电路,14,表 4.2.8 7448功能表,试用ROM实现8421BCD码7段显示译码器电路,解：应选用输入地址为4位，输出数据为7位的16字节7位ROM,地址译码器,m0,m1m2,m15,A0(Q0),A1(Q1),A2(Q2),A3(Q3),A3 A2 A1 A0,A3 A2 A1 A0,m3m4,m5,m6m7,m8m9,m
7、10,m11m12,m13m14,a b c d e f g,2）字符发生器 假设显示的字符以光点的形式存储于ROM中，每个字符由75点阵组成。图中有点表示有光点，该存储单元为1，数据经输出缓冲器接至光栅矩阵。当地址码A2A1A0选中某一行时，该行内容即以光点形式反映在光栅矩阵上。,地址译码器,输出缓冲器,A2A1A0,D4 D3 D2 D1 D0,A2A1A0,A2A1A0,A2A1A0,A2A1A0,A2A1A0,A2A1A0,A2A1A0,9.2 随机存储器（RAM）静态RAM1)基本结构（由存储矩阵、地址译码器和读写控制电路组成）（1）存储矩阵,列译码器,行译码器,A5,A0,A7,A
8、6,A1,A3,A2,A4,Y0,Y1,Y7,R/控制电路,I/O,片选,读/写R/,X0,X1,X2,X31,X30,X3,随机存储器结构示意图,Di,1,1,S1,S2,Xi,Q,静态存储单元示意图,EN,G1,I/O,EN,G2,&,G4,&,G5,EN,G3,R/,存储矩阵及地址译码电路,地址线,片选与读/写控制电路,D,D,2）RAM2114芯片简介,行译码器,A3,A8,X0,X63,EN,&,&,G5,R/,存储矩阵6464,列I/O电路,列地址译码器,Y0 Y15,A0 A1 A2 A3,EN,EN,EN,EN,EN,EN,EN,I/O3,I/O2,I/O0,I/O1,2114
9、存储器结构框图,2114（I）,A9A0,R/,2114（II）,A9A0,R/,D3 D2 D1 D0,D7 D6 D5 D4,A0A9,R/,2114芯片位扩展,2114（III）,A9A0,R/,2114（IV）,A9A0,R/,D3 D2 D1 D0,A0A9,R/,D3 D2 D1 D0,2114（I I）,R/,D3 D2 D1 D0,2114（I）,R/,D3 D2 D1 D0,D3 D2 D1 D0,A9A0,A9A0,24译码器,A11A10,A11 A10,A11 A10,A11 A10,A11 A10,地址码与存储单元的对应关系,2114芯片字扩展,2-4译码器,A10,A11,R/W,A9 A0,D3 D0,D7 D4,图 9.2.8 2114RAM的字位扩展,9.2.2动态RAM1)存储单元,字线,T,C,CB,位线,单管MOS动态存储单元,设原来电容上的电压为Uc,位线上的电压UB=0V,则在完成读操作后，位线上电压UB=由于所以UB UC,C,
