《《数字电路与数字逻辑》第六章.ppt》由会员分享，可在线阅读，更多相关《《数字电路与数字逻辑》第六章.ppt（19页珍藏版）》请在三一办公上搜索。
1、6.5.3 任意进制计数器1）用触发器和逻辑门设计任意进制计数器例6.5.1 试用JKFF和与非门设计按自然二进制码记数的M=5的同步加法记数器解(1)求触发器级数 nlog25,取n=3(2)列综合表(3)求激励函数(4)作逻辑电路图,偏离状态,C1,Q3,1J3,&,&,1K3,R,C1,Q2,1J2,1K2,R,C1,Q1,1J1,1K1,CP,R,2）用MSI计数器构成任意进制计数器（1）复“0”法,Q3,Q2,Q1,Q0,CP1,CP0,R01 R02,S91 S92,7490,CP,CP,D0 D1 D2 D3,74161,Q0 Q1 Q2 Q3,QCC,PT,LD,CP,&,1,
2、1,1,CP,D0 D1 D2 D3,74163,Q0 Q1 Q2 Q3,QCC,PT,LD,CP,&,1,1,1,异步复零法电路,异步复零法电路,同步复零法电路,异步复零法实现M=6电路的状态转移表,CP,Q0 Q1 Q2Q3CR,0,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,1,1,2,3,4,5,6,CP,Q0 Q1 Q2Q3CR,0,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,1,1,2,3,4,5,6,0,异步复零法实现M=6电路的工作波形图,同步复零法实现M=6电路的工作波形图,0,0,0,0,0,0,0,0,0,0,0,0,0,0
3、,0,0,0,CP,D0 D1 D2 D3,74163,Q0 Q1 Q2 Q3,QCC,PT,LD,CP,&,1,1,1,同步复零法电路,CP,D0 D1 D2 D3,74161,Q0 Q1 Q2 Q3,QCC,PT,LD,CP,&,1,1,1,异步复零法电路,（2）置数法置最小数法例6.5.2 试用74161 用置最小数法实现M=12的计数器。解 最小数=N-M=16-12=4,CP,D0 D1 D2 D3,74161,Q0 Q1 Q2 Q3,QCC,PT,CP,1,1,0 1 0 0,预置零法,例6.5.3 试用74161 用预置零数法实现M=6的计数器。解 反馈状态 M-1=5,CP,D
4、0 D1 D2 D3,74161,Q3 Q2 Q1 Q0,QCC,PT,CP,&,1,跳过状态,起跳状态,置最大数法例6.5.4 用74161 用置最大数法实现M=12的计数器。解 起跳状态M-2=10,D0 D1 D2 D3,74161,Q3 Q2 Q1 Q0,QCC,PT,CP,&,1,1 1 1 1,1 1,CP,跳过状态,起跳状态,(3)MN,D0 D1 D2 D3,74160(II),Q3 Q2 Q1 Q0,QCC,PT,CP,11,1 1,D0 D1 D2 D3,74160(I),Q3 Q2 Q1 Q0,QCC,PT,CP,11,1 1,CP,1,进位,D0 D1 D2 D3,74
5、160(II),Q3 Q2 Q1 Q0,QCC,PT,CP,11,D0 D1 D2 D3,74160(I),Q3 Q2 Q1 Q0,QCC,PT,CP,11,1 1,CP,进位,CP(I)74160(I)状态Qcc(I)CP(II)(即Qcc1的非)74160(II),0,1,8,9,10,11,18,19,20,21,0,1,8,9,0,1,8,9,0,1,0,1,2,D0 D1 D2 D3,74160(II),Q3 Q2 Q1 Q0,QCC,PT,CP,11,1 1,D0 D1 D2 D3,74160(I),Q3 Q2 Q1 Q0,QCC,PT,CP,11,1 1,CP,1,进位,例6.5
6、.5 用两片74160 实现M=29的计数器。解,D0 D1 D2 D3,74160(II),Q3 Q2 Q1 Q0,QCC,PT,CP,1,D0 D1 D2 D3,74160(I),Q3 Q2 Q1 Q0,QCC,PT,CP,1,1 1,CP,进位,D0 D1 D2 D3,74160(II),Q3 Q2 Q1 Q0,QCC,PT,CP,1,D0 D1 D2 D3,74160(I),Q3 Q2 Q1 Q0,QCC,PT,CP,1,1 1,CP,进位,&,&,&,G1,G2,整体预置零法,整体预复零法,(4)MSI任意进制计数器（T213）,C1 FF0,RD,1J,1K,Q0,C1 FF3,R
7、D,1J,Q3,C1 FF1,RD,1J,1K,Q1,C1 FF2,RD,1J,1K,Q2,Q0,Q1,Q3,Q2,1K,QCC,1,1,1,1,1,1,1,1,1,1,&,CR,CP,R2,R4,R1,R3,RD,6.5.4 移存型计数器1)概述(串入并出的移存器)2)分析和设计(写出第一级触发器的 以后各级触发器的 都可用 表示),例6.5.6 用DFF实现M=6的移存型计数器。解(1)选用3个DFF(2)作出由三级触发器构成的状态转移图(3)选择流程图中一路径可列出综合表进行逻辑设计,111,110,101,100,011,010,001,000,3)典型电路（1）环形计数器(D1=Q4
8、),Q4,1D,C1,Q3,1D,C1,Q2,1D,C1,Q1,1D,C1,RD,SD,RD,RD,CP,预置Q4Q3Q2Q1=1000,1001,1111,1110,1101,1100,1011,1010,1000,0111,0110,0101,0100,0011,0010,0001,0000,Q4Q3Q2Q1,CP,状态转移路线,（2）扭环形计数器,Q4,1D,C1,Q3,1D,C1,Q2,1D,C1,Q1,1D,C1,RD,RD,RD,RD,CP,清“0”,0000,0001,0011,0111,1111,1110,1100,1000,1011,0110,1101,1010,0100,1
9、001,0010,0101,(D1=Q4),Q0Q1Q2Q3,CP,Q0 Q1 Q2 Q3,M1,CPDSR,D0 D1 D2 D3,M0,CP,74194,1,1,RD,1 1 1 0,状态转移路线,6.6 序列码发生器1）概述（1）计数型序列码发生器（2）反馈移存型序列码发生器,组合逻辑,模M计数器,Q1,Qn,Qn-1,f1fm,组合逻辑,Fn,F1,Fn-1,f,CP,2)计数型序列码发生器,（1）已知序列码设计发生器例6.6.1设计产生序列码F=11110101的序列码发生器解：设计M=8的计数器 采用MSI二进制计数器74161，用其低三位作八进制计数设计组合电路列出组合电路的真值
10、表。采用MSI MUX74151实现其逻辑功能,Q3Q2Q1Q0,Q3Q2Q1Q0,CP,D0 D1 D2 D3,74161,Q0 Q1 Q2 Q3,QCC,PT,CP,1,1,1,D0D1D2D3D4D5D6D7,A0 A1 A2,1 1 1 1 0 1 0 1,74151,F,(2)已知序列长度设计发生器（可自行设定码型，过程与上相同）3）移存型序列码发生器 的设计（1）已知序列码设计发生器例6.6.2设计产生序列码101000的反馈移存型序列码发生器解 采用DFF构成移存型计数器第一步：求状态转移表第二步:作激励函数D1的真值表，并用卡诺图化简求得D1=第三步：作逻辑图,Q4,1D,C1
11、,Q3,1D,C1,Q2,1D,C1,Q1,1D,C1,RD,SD,RD,SD,&,&,&,预置1010,CP,(2)已知序列长度设计发生器m序列码的设计,Qn,1D,C1,Qn-1,1D,C1,Q2,1D,C1,Q1,1D,C1,SD,SD,SD,SD,=1,C2,C1,Cn-1,Cn,f,m序列码发生器的一般结构,例6.6.3 设计M=15的m序列码发生器。解：第一步 求级数n 由2n-1=15 得n=4 第二步 确定反馈函数f f=Q4Q3 第三步 作逻辑电路 第四步 写序列码 Q4 第五步 作状态转移图 第六步 自启动性 第一级的激励改为,Q4,1D,C1,Q3,1D,C1,Q2,1D
12、,C1,Q1,1D,C1,SD,SD,SD,SD,=1,1111,1110,0111,1100,1011,0101,1000,0001,1010,1101,0010,0110,0100,0011,1001,CP,CP,0000,Q4Q3Q2Q1,非m序列码的设计M=2n例6.6.4 设计M=16的序列码发生器解 只要把Q4Q3Q2Q1=0000强行纳入1000与0001之间即可 M(2n-1)例6.6.5 设计M=10的序列码发生器解 第一步 求级数n、确定反馈函数f 由M=10 可知n=4 f=Q4Q3第二步 作状态转移图，确定起跳状态,6.7 顺序脉冲发生器（分配器）分配器有节拍分配器和脉
13、冲分配器2种例6.7.1 试设计四输出节拍分配器。解(1)设计M=4的计数器采用由JKFF构成的同步加法计数器（2）设计2-4线译码器,C1,Q2,1J2,1K2,C1,Q1,1J1,1K1,1,CP,&,Y0,&,Y1,&,Y2,&,Y3,CP,0,0,0,0,0,0,0,0,1,1,1,1,1,1,2,3,4,5,6,1,Q0 Q1 Y0Y1Y2Y3,CP,0,0,0,0,0,0,0,0,1,1,1,1,1,1,2,3,4,5,6,1,7,7,节拍分配器波形,脉冲分配器波形,Q0 Q1 Y0Y1Y2Y3,1,CP,C1,1J,1K,Q2,&,&,&,C1,1J,1K,Q3,&,&,&,C1,1J,1K,Q4,&,&,&,&,&,&,1J,1K,Q1,X,Z,Q1n+1=,
