《《计算机电路基础》第10章：触发器和时序逻辑电路.ppt》由会员分享，可在线阅读，更多相关《《计算机电路基础》第10章：触发器和时序逻辑电路.ppt（81页珍藏版）》请在三一办公上搜索。
1、第10章 触发器和时序逻辑电路,(时间:3次课 6学时),第10章 触发器和时序逻辑电路10.1 触发器10.2 计数器10.3 寄存器10.4 脉冲波形的产生与变换10.5 555定时器及应用,教学提示：组合电路的输出状态完全是由某一时刻的输入状态而定，与电路的原状态无关。因此组合电路不具有记忆功能。在数字系统中，不仅需要逻辑运算的电路，还需要将电路将有关的信号和结果保留下来.即具有记忆功能的时序逻辑电路。教学目标：(1)掌握RS触发器、主从RS触发器、D触发器、JK触发器的逻辑功能；(2)理解计数器和寄存器的工作原理；(3)掌握施密特触发器的工作原理；(4)了解555定时器的工作原理和应用
2、。,时序逻辑电路:组成的组合逻辑电路的特点:是输出信号随着输入信号的改变而改变。为了连续运算和控制等需要，还要将有关的运算结果及其信号内容(代码)保存起来，这就需要有记忆功能的时序逻辑电路。时序逻辑电路的输出状态不仅决定于当时的输入状态，而且还与电路的原始状态有关，即有记忆的功能。时序逻辑电路的基本逻辑单元是各种类型的触发器。触发器是一种具有“0”和“1”两种稳定状态的电路，分别代表了触发器中所储存的两个代码。触发器是一个能存放一位二进制代码的存储单元。,10.1 触 发 器 触发器的分类:按逻辑功能:RS触发器、JK触发器、T(T)触发器、D触发器等；按其稳定工作状态;双稳态触发器、单稳态触
3、发器、无稳态(多谐振荡器)等。10.1.1 基本RS触发器 1.基本RS触发器组成:1).由两个与非门构成如下图10.1(a).基本RS触发器的逻辑符号如下图10.1(b)所示，其中 输入端引线靠近方框的小圆圈表示负脉冲有效。,图 10.1,2)触发器状态,2.基本RS触发器的工作原理,3.逻辑状态表:表10.1 4.基本RS触发器的工作波形如下图10.2所示.,5.应用.图10.3-4位二进制数码寄存器。有两个控制信号：清零信号CR低电平有效;置数控制信号LD高电平有效。D0D3为二进制数码,从Q0Q3寄存器输出。CR加低电平，寄存器Q端置0，则CR处于高电平。置数时，置数控制信号LD给高电
4、平，接收D0D3二进制数码并使基本RS触发器做相应的翻转。,10.1.2 同步触发器要求触发器按一个信号同时动作，这个信号称为同步信号.同步信号是受外加的时钟脉冲CP控制。触发器的状态何时发生翻转，是受时钟脉冲CP的控制，而翻转成何种状态，则取决于各自触发器的输入信号。受时钟控制同步工作的触发器，称为同步触发器.1.同步RS触发器(1)电路组成与符号电路如图10.4(a)、逻辑符号图10.4(b)所示。同步RS触发器由与非门G1和G2组成基本RS触发器，由G3和G4组成输入的控制门电路，输入信号R和S均为高电平有效。,图 10.4,(2)逻辑表达式:从电路逻辑图中写出逻辑表达式:式中，等号右边
5、的Q和左边的Q其含意是不同的。等号右边的Q表明在每一个同步脉冲来之前触发器的状态;等号左边的Q则表明在每一个同步脉冲来之后触发器新的状态。为了区分两者，前者Q用Qn表示，称为触发器现态；后者Q用Qn+1表示，称为次态。,(3).工作原理,由上可得出同步RS触发器状态转换真值表如表10.2,由表中可写出同步RS触发器的逻辑功能表达式,同步RS触发器的状态如表10.3所示，工作波形如图10.5所示。,2.同步D触发器(1)电路的组成 和符号(2)工作原理分析可知，同步脉冲CP把输入端D的状态传送到输出端Q。,(3)列出同步D触发器的状态转换真值表，如表10.4所示。,(4)同步D触发器工作的波形如
6、图10.7所示。,10.1.3 主从触发器 1.主从RS触发器(1)主从RS触发器组成 右图10.10:由两个同步RS触发器组成。G5G8门构成主触发器，G1G4门构成从触发器，CP直接加到主触发器，同步的时钟脉冲经过G9非门后，加到从触发器，两个触发器的脉冲是互补的。,图 10.10,(2).工作原理由此可知：在CP=1的期间，主触发器仅接收R和S输入信号，置成相应的状态，从RS触发器状态不变。只有当CP出现负脉冲(下降沿)到来时，从触发器按照主触发器的状态，输出端做相应翻转。这样的触发翻转称为下降沿触发。,主从触发器状态仅取决于CP下降沿到来前的R、S的状态。因此，在其他任何时候输入信号R
7、和S都不会直接影响到输出端Q和的状态，有效地控制了触发器的翻转。(3).主从RS触发器的工作的波形如下图(a),逻辑符号如下图(b)。,(4)主从RS触发器的状态特性,2.主从JK触发器电路如图10.12。主从JK触发器是在主从RS触发器的基础上，把输出端的两个状态作为一对附加控制信号引回到输入端而构成的。CP接在主触发器，CP取反后加到触发器。输入端J 称为置位端，K 称为复位端。(1)工作原理触发器的工作过程四种情况:,图 10.12,图 10.12,图 10.12,结论：在J=K=1时候，来一个时钟脉冲，使JK触发器翻转一次。触发器具有计数功能。用逻辑关系可表示为主从JK触发器在J=K=
8、1时的工作波形，如图10.13所示。,(2)逻辑状态表,10.2 计 数 器记忆脉冲个数叫计数，实现计数操作的电路称为计数器。计数器还可以进行定时、分频和产生脉冲序列等。计数器的种类：按照时钟输入方式，可分为同步计数器和异步计数器；按照计数方式，可分为加法、减法和可逆计数器；按照计数长度，可分为二进制、十进制和N进制计数器。1.同步二进制加法计数器1)电路结构 当J=K=1时，主从JK触发器具有计数功能。每一个主从JK触发器可以计一位二进制数，因此若用4个JK触发器，可以对16个脉冲进行计数。图10.15中是一个同步4位二进制加法计数器电路。,4个JK触发器(F0F3)组成，接同一个计数脉冲C
9、P上，时钟方程为：CP0=CP1=CP2=CP3=CP,各个触发器的驱动信号分别为(称为电路的驱动方程)J0=K0=1 J1=K1=Q0J2=K2=Q0 Q1 J3=K3=Q0 Q1 Q2(10-9),CP,图10.15,2)特征方程和输出方程,3).4位二进制加法计数器状态表,4)计数器时序图。各位触发器的时钟脉冲输入端接到同一个计数脉冲CP上，各位触发器的翻转都是同步的,称为同步加法计数器。图10.16为该电路计数器的时序。,2.异步二进制加法计数器图10.17,是由4个JK触发器(F0F3)组成，所有的J、K悬空,处在计数状态。由F0触发器的CP输入端输入计数脉冲，从F0触发器的输出Q0
10、作为第二个触发器F1的CP输入，移次类推。4个JK触发器的输出端(Q0Q3)为4位二进制计数器计数链输出，在开始计数前，在(F0F3)触发器的置“0”端上加一负脉冲，给(F0F3)触发器清零。,对于每一个计数脉冲CP，都是从最低位的触发器开始翻转一次，而高位的触发器要在它相邻低位触发器从“1”翻转为“0”时才翻转。触发器状态的翻转是从低位向高位有先有后的，所以称为异步。如果从每位的输出端Q作为信号引出，不难看出触发器的输出(Q0Q3)分别是其输入脉冲信号频率的2分频、4分频、8分频、16分频。因此，可以利用电路结构，实现分频功能。,10.2.2 十进制计数器常用的是8421编码十进制计数器，用
11、4个JK触发器来实现，形成16种状态，取其中10种(00001001)表示09数字，而对10101111弃之不用。1.图10.18所示为一个8421码的同步十进制计数器。电路中4个JK触发器，直接使用置0端清零，计数脉冲加在所有触发器的CP输入端，计数数码由各触发器的(Q0Q3)端输出。触发器的时钟方程为CP0=CP1=CP2=CP3=CP,图10.18,2.电路状态方程:,3.状态转移表:从Q3nQ2n Q1n Q0n=0000开始，依次代入式(10-13)进行计算，得出同步十进制计数器的状态转移表如表10.8所示。,4.电路的工作波形如图10.19所示。,10.2.3 集成计数器:以74L
12、S1614位二进制加法计数器为例说明其功能和典型应用。一.74LS161集成电路管脚图:下图10.20所示,二.逻辑电路图:图10.21。,三.控制端功能,四.计数功能见表10.9,五.基本应用,10.3 寄 存 器,寄存器主要是由触发器组成，一个触发器可以存放一位二进制代码，所以要存放n位二进制代码，寄存器就需要用n个触发器。寄存器常分为:数码寄存器和移位寄存器。10.3.1 数码寄存器数码寄存器只具有接收数码和清除原有数码的功能。图10.23是74LS175的逻辑电路图:-由4个D触发器组成的4位数码寄存器。在寄存数码前，必须先复位(清零)，使四个D触发器全处于0态。在CP接收脉冲上升沿作
13、用下，D0、D 1、D 2和D 3数据被并行 存入寄存器。寄存的数据从Q0、Q1、Q2和Q3上并行输出。,74LS175的功能如表10.10所示。,10.3.2 移位寄存器移位是指在移位命令下，寄存器中各位的内容依次向左或向右单向移动。能执行移位操作的寄存器称为移位寄存器。移位寄存器又分为单向移位寄存器和双向移位寄存器。1.单向移位寄存器触发器前级的输出端接到下一级的信号输入端，若干个触发器依次如此串行连接，就可构成一个移位寄存器。图10.24是一个4位移位寄存器.在CP脉冲作用下数码是向右移位寄存，称为右向移位寄存器。,图10.24,下图10.25所示的为输入数码D0D1D2D3=1101的
14、移位波形。,2.双向移位寄存器数据能向左、右边逐位移位的移位寄存器称为双向移位寄存器。图10.26是用4个D触发器组成的双向移位寄存器。每一个触发器的数据输入端D是和移向转换控制的与或非门(G0G3)输出端相连接。移向转换控制的与或非门是由控制门S的状态决定移位的方向。当S=1时，右向移位寄存；当S=0时，左向移位寄存。,10.4 脉冲波形的产生与变换,数字电路中采用两种方法获得脉冲波形：一.利用脉冲振荡器直接产生所需的脉冲波形；二.利用脉冲整形电路，把已有的波形变换成所需的脉冲波形.10.4.1 矩形脉冲信号1.矩形脉冲的参数。矩形脉冲波形如图10.29。(1).脉冲周期T 是指在周期性重复
15、的脉冲序列中，两个相邻脉冲间的时间间隔。(2).脉冲幅度Um 是指脉冲信号电压最大的变化量。(3).脉冲宽度TW 是指脉冲前后沿0.5Um处的时间间隔。,图10.29,(4)上升时间tr是指脉冲前沿从0.1Um上升到0.9Um所需的时间。(5)下降时间tf是指脉冲后沿从0.9Um下降到0.1Um所需的时间。(6)脉宽比脉冲信号的宽度TW与其周期T的比称为脉宽比，用 TW/T表示，亦称为占空比。,10.4.2 多谐振荡器振荡电路只要参数合适，电路自身能产生一定频率和幅值的矩形脉冲信号，这种电路称为多谐振荡器。由于多谐振荡器在工作时不存在稳定状态，又称为无稳态电路。1.电路的组成1).特点:第一:
16、电路中含有能产生高、低电平的开关器件.如门电路、电压比较器等；第二:电路中都具有反馈网络.将输出信号电压反馈给开关器件使之改变输出状态；第三:电路中还具有定时环节.利用RC电路的充放电特性，改变开关器件 两种状态的时间，实现延时，可获得所需的脉冲信号的振荡频率。,2).由两个TTL与非门电路和RC组成的多谐振荡器。从图10.30中看到电容C构成了正反馈网络，RC是电路的定时元件。2.工作原理1)第一个暂稳态过程 设G1处于导通(开)的状态，有:u01为低电平(0.3V)G2处于关的状态，u02为高电平(3.6V)。这时电容处于放电状态。R、C与TTL内电路的连接 如图10.31(a).电容放电
17、导致G1输入端电压ui逐 渐下降。当ui的电压低于阀值电 压UTH(1.4V)时，电路产生正反馈过程:,图 10.30,图 10.3(a),正反馈使G1截止，而G2导通，振荡器进入了G1关、G2开的第一个暂稳态过程。这一过程中:u02的电压从3.6V下跳至0.3V(下跳3.3V)，但电容两端电压不能突变，u02的下跳反映在输入端电压ui上，ui从阀值电压UTH(1.4V)也要下跳3.3V，所以 ui(0+)=1.4V-3.3V=-1.9V2)第一个暂稳态过程u01通过电阻R向电容C充电，如图10.31(b)所示。电容C上的充电则是从ui(0+)=-1.9V 开始，以指数式上升直至ui=阀值电压
18、UTH(1.4V)，正反馈使G1开、G2关，振荡器进入了第二个暂稳态过程。这时候，u01 从3.6V下跳至0.3V，u02 从0.3V上跳到3.6V(上跳3.3V)。所以 ui(0+)=1.4 V+3.3 V=4.7 V,上跳到4.7V。随之又开始电容放电，反复上述的两个暂稳态过程，振荡的波形如图10.32所示。,图10.31(b),3.振荡的波形如下图10.32所示。,4.主要参数,10.4.3 单稳态触发器 三个特点：(1).电路有一个稳定状态和一个暂稳定状态；(2).在外来脉冲作用下，电路能从稳态翻转到暂稳态；(3).暂稳态是一个不能保持的状态.故称为单稳态触发器。单稳态触发器的电路结构
19、有微分型和积分型两种类型.本节分析微分型单稳态触发器有多种电路,图10.33(a)由两个或非门G 1和G 2构成，R和C组成微分定时电路。图10.33(b)所示是单稳态触发器通用逻辑符号。,图 10.33,1.工作原理(1)无触发信号ui=0时，电路处于稳态G2门输入端经电阻R与电源UDD相连接，为高电位，uo2低电位。而ui=0，G1门的两个输入端均为低电平，uo1高电位。这时电容C上的 电压近似为零。电路处于稳定状态。(2)外加触发信号，电路由稳态翻转为暂稳态当t1时,外加正跳变触发信号ui，uo1由高电平跳到低电平，经电容C 藕合，u1电压由高点位下跳到低电位，uo2为高电平。Uo2的高
20、电位接至G1门的输入端，导致正反馈：使G1的导通，G2的截止。此时把外加触发信号ui撤除，由于uo2的高电位和G1门的或逻辑关系，使G1门输出端维持低电位。电路由稳态翻转为暂稳态。,(3)通过对电容的充电，使电路返回到稳态:由于uo1为低电平，正电源+UDD通过R对电容C充电，充电回路为+UDD RC u o1 地。u 1随C的充电而上升。在t 2时刻，u 1升高到G2的阀值电压UTH时，G 2门的uo2从高电位下跳到低电位。这时，G1门的两个输入端均为低电位，G1门迅速截止，G2门很快导通。所以电路由暂稳态自动返回到稳态。(4)恢复到稳态:暂稳态结束，电容将通过电阻R放电，使电容上的电压恢复
21、到稳态时的初始值。电路各点的工作波形如右图10.34所示。,10.4.4 施密特触发器特点:把输入脉冲波形整形成适合于数字电路的矩形脉冲，有很强的抗干扰能力。1.电路组成由两级CMOS反相器构成的施密特触发器,如图10.35(a).图(b)为其逻辑符号。图中u i通R1和R2分压来控制G1门的状态。假定反相器的阀值电压UTH=UDD/2，R1 R2，输入信号ui设为三角波。据叠加定理:u1=(10-20),图10.35,2.工作过程:(结合图10.36(a)和(b)波形和曲线，理解其工作状态)1).当ui=0时，G1门截止，输出高电位uO1=UDD；G2门导通，输出uo=0为低电位。2).当u
22、i上升时，据式(10-20)，G1门电压u1也随之上升。只要在u1UTH，G1门总是截止的，输出uo2总是低电位，保持着稳定状态。3)当ui上升到u1UTH，G1门开始导通，使电路产生如下正反馈过程：电路状态很快转换为uo=UDD，触发器发生翻转。,图10.35,图10.35,图10.36,输入信号ui正向上升导致施密特触发器状态翻时的ui电压，称为正向转换电压用UT+表示。,图 10.36,4).当满足u1UTH，电路的状态就维持在uo=UDD不变。5).当ui上升到最大后开始下降到u1=UTH时，电路又会产生如下正反馈过程:使G1门截止，G2门导通，电路的状态转换为uo=0。此时的输入信号
23、ui的电压值为施密特触发器下降时的转换电压，称为负向转换电压，用UT-表示。式据(10-20、21),有(10-21)据前设定UTH=UDD/2代入上式，可求得负向转换电压UT-：只要能满足输入信号ui的电压值小于UT-，施密特触发器就会稳定在uo=0的状态上。,3.工作特点:第一.有两个稳定状态，两个稳态都必须靠触发信号来维持。第二.两个稳态的翻转必需由外信号的触发电压决定：当触发信号大于UT+时，施密特触发器从低电平转为高电平；当触发信号小于UT-时，施密特触发器从高电平转为低电平。一般有UT+UT-，通常称UT+为上限触发电压，UT-为下限触发电压，上下限触发电压差称为回差电压。根式(1
24、0-21)和式(10-22)回差电压:UT=UT+-UT-=2R1/R2改变R1和R2的大小可以调整回差电压值。第三.回差电压使其输出电压的传输特性存在滞回现象。,4.施密特触发器的应用(1)用于波形变换和整形。可以把边沿变化缓慢和不规则的周期性信号变换成矩形脉冲，如图10.37所示。,(2)用于脉冲鉴幅。应用施密特触发器的正向转换电压用UT+，将一系列幅度不一的脉冲信号进行鉴幅，如下图10.38所示。,10.7 本 章 小 结,本章内容有两大部分：一.基本逻辑单元触发器：基本RS触发器、同步RS触发器、主从触发器.二.逻辑电路：计数器和寄存器、脉冲波形的产生和整形的脉冲电路。应能掌握理基本逻
25、辑单元的工作原理和理解基本逻辑电路的分析方法。(1)触发器是一种具有两个稳定状态的基本逻辑单元，在外界信号的作用下，可以从一个稳定状态转变为另一个稳定状态，在外界信号的作用下，维持原来稳定状态，具有“记忆”的功能。(2)具有同样逻辑功能的触发器，可以用多种不同电路结构形式来实现。(3)由两个与非门组成的基本RS触发器是各种触发器的最基本单元。应清楚地理解两个输入端置0，置1的作用：。,(4)同步触发器是电位触发方式。(5)主从型触发器是在时钟脉冲的下降沿触发。在逻辑电路图中，下降沿触发的，在其输入端用一个小圆圈表示。(6)常用触发器的真值表:,输入信号是双端的触发器，以JK触发器的逻辑功能最为完善；输入信号为单端的触发器，使用方便的是D触发器。所以集成数字电路中触发器多为JK触发器、D触发器。(7).时序逻辑电路的特点:具有记忆功能。计数器、寄存器、脉冲产生电路及存储器都是时序逻辑电路中典型的常用电路。应熟悉其电路的结构与工作原理。,Q&A?Thanks!,
