《ARM处理器内核介绍.ppt》由会员分享，可在线阅读，更多相关《ARM处理器内核介绍.ppt（90页珍藏版）》请在三一办公上搜索。
1、ARM 处理器内核,简要定义,固化宏单元（硬核）ARM920TARM7TDMIARM720TARM1022E,可综合内核（软核）ARM926EJ-SARM7TDMI-SARM1026EJ-S,测试芯片ARM10200E,IP核、软核、硬核、固核,IP（IntellectualProperty）就是常说的知识产权。IP定义为用于ASIC、ASSP和PLD等当中，并且是预先设计好的电路模块。IP核模块有行为（Behavior）、结构（Structure）和物理（Physical）三级不同程度的设计，对应描述功能行为的不同分为三类，即软核（SoftIPCore）、完成结构描述的固核（FirmIPCo
2、re）和基于物理描述并经过工艺验证的硬核（HardIPCore）。什么是软核?IP软核通常是用HDL文本形式提交给用户，它经过RTL级设计优化和功能验证，但其中不含有任何具体的物理信息。据此用户可以综合出正确的门电路级设计网表，并可以进行后续的结构设计，具有很大的灵活性，借助于EDA综合工具可以很容易地与其他外部逻辑电路合成一体，根据各种不同半导体工艺，设计成具有不同性能的器件。软IP内核也称为虚拟组件（VC-VirtualComponent）。,什么是硬核?IP硬核是基于半导体工艺的物理设计，已有固定的拓扑布局和具体工艺，并已经过工艺验证，具有可保证的性能。其提供给用户的形式是电路物理结构掩
3、模版图和全套工艺文件，是可以拿来就用的全套技术。什么是固核?IP固核的设计程度则是介于软核和硬核之间，除了完成软核所有的设计外，还完成了门级电路综合和时序仿真等设计环节。一般以门级电路网表的形式提供给用户.,今天的内容,ARM7TDMI 处理器内核系列ARM9TDMI 处理器内核系列ARM10E处理器内核系列其他处理器,ARM7家族,ARM7家族ARM7家族包括：ARM720T、ARM7EJ-S、ARM7TDMI和ARM7TDMI-S，最常见的是ARM7TDMI。主要应用于个人音频设备（MP3）和无限手持设备等,什么是 ARM7TDMI?,ARM7TDMI 是基于 ARM7 内核3 级流水线-
4、0.9MIPS/MHz冯.诺依曼架构CPI(Cycle Per Instruction)约为1.9 T-Thumb 架构扩展,提供两个独立的指令集：ARM 指令，均为 32位Thumb指令，均为 16位两种运行状态，用来选择哪个指令集被执行D-内核具有Debug扩展结构M-增强乘法器(32x8)支持64位结果.I-EmbeddedICE-RT逻辑-提供片上断点和调试点支持,ARM7TDMI 内核信号,ARM7TDMI 方框图,ARM7TDM内核,TAP 控制器,JTAG 接口,数据总线,控制信号,D31:0,地址总线,A31:0,DIN31:0,DOUT31:0,BUSSplitter,Emb
5、eddedICE逻辑,乘法器,ARM7TDMI 内核,指令解码,地址自增器,nRESET,nMREQ,SEQ,ABORT,nIRQ,nFIQ,nRW,MAS1:0,LOCK,nCPI,CPA,CPB,nWAIT,MCLK,nOPC,BIGEND,ISYNC,nTRANS,nM4:0,D31:0,桶形移位器,32 位 ALU,DBE,写数据 寄存器,读数据 寄存器,地址寄存器,寄存器,A31:0,ABE,及,控制 逻辑,PC Update,解码站,指令 解码,Incrementer,PC,ABus,BBus,ALUBus,指令流水线,为增加处理器指令流的速度，ARM7 系列使用3级流水线.允许多
6、个操作同时处理，比逐条指令执行要快。PC指向正被取指的指令，而非正在执行的指令,Fetch,Decode,Execute,从存储器中读取指令,解码指令,寄存器读（从寄存器Bank）移位及ALU操作寄存器写（到寄存器Bank）,PCPC,PC-4 PC-2,PC 8 PC-4,ARMThumb,最佳流水线,该例中用6个时钟周期执行了6条指令所有的操作都在寄存器中（单周期执行）指令周期数(CPI)=1,操作,周期,1 2 3 45 6,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execut
7、e,Fetch,Decode,Execute,Decode,Execute,Fetch,Decode,Fetch,Fetch,T标志位的作用,16,16,32-bit data,16,A1,Mux,Thumb指令解码,Mux,Mux,T标志,ARM指令解码,阶段 1,阶段 2,D31:0,0,1,1,0,Fetch,Decode,Execute,带Cache的ARM7TDMI,ARM710T8K 统一的 cache 完整的内存管理单元（mmu），支持虚拟地址和存储器保护写缓冲,ARM720T同ARM710T，但支持 WinCEARM740T8K 统一的 cache内存管理单元写缓冲,ARM7T
8、DMI内核,地址,地址,数据读,AMBA接口,写缓冲,MMU,数据写,数据,ARM7xxT,控制逻辑,Cache,AMBA总线接口,JTAG 和非 AMBA 信号,CP15,今天的内容,ARM7TDMI 处理器内核系列ARM9TDMI 处理器内核系列ARM10E处理器内核系列其他处理器,ARM9 家族,ARM9 家族包括：ARM920T、ARM922T和ARM940T。这一系列的处理器主要应用于下一代手持设备、视频电话、PDA、数字消费产品、机顶盒、家用网关等,ARM9TDMI,Harvard架构增加了可用的存储器宽度指令存储器接口数据存储器接口可以实现对指令和数据存储器的同时访问5 级流水线
9、实现了以下改进：改进 CPI 到 1.5提高了最大时钟频率，最高时钟频率达到200-300MHZ,ARM9TDMI数据通道(1),寄存器Bank,ALU,C,B,A,DINFWD,结果,DA,DD,数据递增,向量,指令递增,IA,字节旋转/符号扩展.,MU 逻辑,双向缓冲器,字节/半字复制,MU逻辑单元包含有：多路复用器,乘法器和桶形移位器,数据总线,地址总线,字节/半字,指令地址总线,ARM9TDMI 数据通道(2),寄存器Bank,PSR,乘法器,移位器,ALU,B,A,Imm,DINFWD,BDATA,ADATA,锁存,锁存,MU 逻辑,结果,MU逻辑单元包含有：多路复用器,乘法器和桶形
10、移位器,ARM9TDMI流水线的变化,InstructionFetch,Shift+ALU,MemoryAccess,RegWrite,RegRead,RegDecode,取指,译码,执行,缓冲/数据,回写,ARM9TDMI,ARM or ThumbInst Decode,Reg Select,RegRead,Shift,ALU,RegWrite,ThumbARMdecompress,ARM decode,InstructionFetch,取指,译码,执行,ARM7TDMI,周期,操作,ADD R1,R1,R2,SUB R3,R4,R1,ORR R8,R3,R4,AND R6,R3,R1,EO
11、R R3,R1,R2,LDRR4,R7,最佳流水线,本例中，用了6个时钟周期执行6条指令，CPI=1。LDR指令没有引起流水线互锁,带Cache的ARM9TDMI,ARM9TDMI,D Cache,I Cache,MMU,GLUE,外部存储器,ARM920T2x 16K caches MMU支持虚拟地址和内存保护 写缓冲,ARM940T2x 4K caches MPU写缓冲,ARM9xxT,ARM9E微处理器包含：ARM926EJ-S、ARM946E-S、ARM966E-SARM9E系列微处理器是可综合处理器，使用单一的处理器内核提供了微控制器，DSP，Java应用系统的解决方案，极大地减少了
12、芯片的面积和系统的复杂程度。ARM9E系列微处理器提供了增强的DSP处理能力，和适合那些同时需要DSP和微控制器的应用场合。ARM9E微处理器主要应用于下一代无线设备，数字消费品，成像设备，工业控制，存储设备，网络设备领域,2.6 ARM片上总线,AMBAAdvanced Microcontroller Bus Architecture（先进的微控制器总线体系结构）AMBA总线定义3种规范AHBAdvanced High-performance Bus:用于连接高性能、高吞吐量的系统模块，如：CPU、DMA和DSP。它支持突发数据传输方式及单个数据传输方式，所有的时序都以单一时钟沿为基准。AS
13、BAdvanced System Bus：是一种微处理器和系统外设的高性能互联总线。APBAdvanced Peripheral BUS：外围互联总线，其特点是易于使用和低功耗。适合于微处理器、存储器和具有复杂内建接口的外围宏单元。,MPU(存储器保护单元),一些嵌入式系统使用多任务的操作或控制系统.在这种系统当中,必须保证正在运行的任务不破坏其他任务的操作.防止系统资源和其他任务受非法访问的工作称为保护.系统资源的访问控制有两种方法:无硬件保护和有硬件保护.ARM的很多处理器配备了有效保护系统资源的硬件,或者通过存储器保护单元MPU;或者通过存储器管理单元MMU(mermory manage
14、ment unit).,议程,ARM7TDMI 处理器内核系列ARM9TDMI 处理器内核系列ARM10E处理器内核系列其他处理器,ARM10E 系列概述,ARM1020E5TE架构CPI 1.36 级流水线静态分支预测32kB 指令cache和32kB数据cache支持“Hit under miss”非阻塞的执行单元每周期64 位的 LDM/STM操作EmbeddedICE逻辑-RT-II支持新的 VFPv1 结构ARM1022E同上，除了cache大小为16kB对SUDL(single user design license)有效,ARM10 与ARM9的流水线对比,指令取指,移位+ALU
15、,寄存器写,寄存器读,寄存器译码,FETCH,DECODE,EXECUTE,MEMORY,WRITE,ARM9TDMI,ARM 或 Thumb指令解码,ARM10,指令地址 生成,移位+ALU,数据 Cache 接口,寄存器写,FETCH,DECODE,EXECUTE,MEMORY,WRITE,寄存器读+结果 前向迁移+记分板,乘法,乘 加,协处理器 数据接口,分支预测,指令取指,ISSUE,寄存器访问,数据+分支地址生成,ARM 或 Thumb指令解码,协处理器 指令发出,议程,ARM7TDMI 处理器内核系列ARM9TDMI 处理器内核系列ARM10E处理器内核系列其他处理器,Intel
16、StrongARM 概述,StrongARM 是采用ARM体系结构高度集成的32RISC微处理器.它融合了Intel公司的设计和处理技术,以及ARM体系结构的电源效率,采用在软件上兼容ARM的 V4体系结构,同时采用了具有 Intel技术优点的体系结构.StrongARM 是Intel公司为手持消费类电子设备和移动计算与通信设备生产的嵌入式处理器.采用StrongARM结构的处理器有:SA-1,SA-110,SA-1100和IXP1200,Intel XScale 概述,xscale是英特尔公司为单片机(嵌入式系统)市场所设计的一种微处理器,其基本结构是采用了第五代ARM微处理器的(ARMv5
17、TE)“核”。Xscale一共有四个系列:IXP,IXC,IOP and PXA.PXA最普遍,主要是针对无线通讯和掌上数码电器市场的,操作系统包括linux,Windows CE,Symbian OS,和其他一些RTOS.,cortex概述,ARM公司在经典处理器ARM11以后的产品改用Cortex命名，并分成A、R和M三类，旨在为各种不同的市场提供服务。Cortex系列属于ARMv7架构，这是ARM公司最新的指令集架构。ARMv7架构定义了三大分工明确的系列：“A”系列面向尖端的基于虚拟内存的操作系统和用户应用；“R”系列针对实时系统；“M”系列对微控制器。由于应用领域不同，基于v7架构的
18、Cortex处理器系列所采用的技术也不相同，基于v7A的称为Cortex-A系列，基于v7R的称为Cortex-R系列，基于v7M的称为Cortex-M系列。,三星S3C2410X处理器详解,S3C2410 是韩国三星公司的一款基于ARM920T 内核的16/32 位RISC 嵌入式微处理器，主要面向手持设备以及高性价比，低功耗的应用。运行的频率可以达到203MHz。ARM920T 核由ARM9TDMI，存储管理单元（MMU）和高速缓存三部分组成。其中MMU 可以管理虚拟内存，高速缓存由独立的16KB 地址和16KB 数据高速Cache 组成。ARM920T 有两个协处理器：CP14 和CP1
19、5。CP14 用于调试控制，CP15 用于存储系统控制以及测试控制。,ARM920T核心,S3C2410 的资源,S3C2410X内核结构,ARM920T核心,ARM920TDMI 微处理器,存储管理单元MMU,指令高速缓存,数据高速缓存,S3C2410X内核结构,LCD 控制器,中断 控制器,USB主机控制器,电源管理,NAND FLASH控制器,存储控制器,S3C2410X内核结构,三星S3C2410X处理器详解,S3C2410 的资源包括：1 个LCD 控制器（支持STN 和TFT 带有触摸屏的液晶显示屏）。SDRAM 控制器。3 个通道的UART。4 个通道的DMA。4 个具有PWM
20、功能的计时器和一个内部时钟。8 通道的10 位ADC。触摸屏接口。,三星S3C2410X处理器详解,S3C2410 的资源包括：IIS 总线接口。2 个USB 主机接口，1 个USB 设备接口。2 个SPI 接口。SD 接口和MMC 卡接口。看门狗计数器。117 个通用I/O 口和24 位外部中断源。8 通道10 位AD 控制器。,S3C2410X引脚分布,272脚的FBGA封装,输入/输出口P76,S3C2410有117个通用I/O口（PORT A-PORT H）。这些I/O口为系统编程提供了极大的方便。（1）PORT B控制寄存器,S3C2410存储器控制器P87,S3C2410存储器控制
21、器的特点：支持大端（Big Endian）和小端（Little Endian）的存储格式。系统的存储空间分为8 组（Bank），每组的大小是128MB，共1GB。Bank0 到Bank5 的开始地址是固定的，用于ROM 或SRAM。Bank6 和Bank7 用于ROM，SRAM 或SDRAM，这两个组可编程且大小相同。Bank7 的开始地址是Bank6 的结束地址，灵活可变。所有内存块的访问周期都可编程。S3C2410 采用NGCS7:08 个通用片选信号选择这些组。Bank0：16/32bit寻址。其他bank：8/16/32bit寻址。支持自刷新和低功率模式SDRAM。,2.5 ARM的存
22、储体系,存储器格式Little Endian format 低位字节存放在低地址 如：0 x12345678在 存储器中的存储顺序如 图所示。,2.5 ARM的存储体系,存储器格式 Big Endian format 高位字节存放在低地址 如：0 x12345678在 存储器中的存储顺序如 图所示,S3C2410总线控制信号,27根地址线,nGCS7:08 个通用片选信号选择不同的存储空间,每组的大小是128MB，共1GB。,Bank6 和Bank7用于ROM，SRAM 或SDRAM,Bank6和bank7的大小必须是相同的，bank6的起始地址是确定的，而bank7的大小是可以改变大的。选择
23、S3C2410的启动模式。注意：bank0是16位或32位的,S3C2410的启动机制,问题：S3C2410是如何启动的？程序、数据存放在哪？又是在哪运行的？思考：X86架构计算机的启动机制？在X86架构计算机中程序、数据存放在硬盘中。启动后程序和数据从硬盘映射到内存中运行。在开机时启动BIOS进行引导.S3C2410的启动过程和此类似:有着一一对应关系NAND FLASH-硬盘SDRAM内存Bootloader-BIOS,S3C2410总线控制信号,S3C2410具有三种启动方式,可以通过OM1:0管脚进行选择,S3C2410 支持从NAND FLASH 启动，NAND FLASH 具有容量
24、大，比NOR Flash 价格低等特点。系统采用NAND Flash 与SDRAM 组合，可以获得非常高的性价比。S3C2410 具有三种启动方式，可以通过OM1：0管脚进行选择：OM1：0=00 时处理器从NAND Flash 启动；OM1：0=01 时处理器从16 位宽的ROM 启动；OM1：0=10 时处理器从32 位宽的ROM 启动。,p88,OM1：0=01 时处理器从16 位宽的ROM 启动；OM1：0=10 时处理器从32 位宽的ROM 启动。,OM1：0=00 时处理器从NAND Flash 启动,闪存存储器技术分类p125,全球闪速存储器的主要供应商有AMD、ATMEL、Fu
25、jistu、Hitachi、Hyundai、Intel、Micron、Mitsubishi、Samsung、SST、SHARP、TOSHIBA，由于各自技术架构的不同，分为几大阵营。主要分类是：NOR 技术，NAND 技术，AND 技术以及有EEPROM 派生的闪存存储器。现在NOR FLASH与NAND FLASH 用得比较多，下面主要介绍NAND FLASH 存储器，NOR FLASH 的介绍.,NAND FLASH 介绍,Samsung、TOSHIBA 和Fujistu 支持NAND 技术Flash Memory。这种结构的闪速存储器适合于纯数据存储和文件存储，主要作为SmartMedi
26、a 卡、CompactFlash 卡、PCMCIA ATA 卡、固态盘的存储介质，并正成为闪速磁盘技术的核心。NAND 技术Flash Memory 具有以下特点：（1）以页为单位进行读和编程操作，1 页为256 或512B（字节）；以块为单位进行擦除操作，块为4K、8K 或16KB。具有快编程和快擦除的功能，其块擦除时间是2ms；而NOR 技术的块擦除时间达到几百ms。（2）数据、地址采用同一总线，实现串行读取。随机读取速度慢且不能按字节随机编程。,NAND FLASH 介绍,（3）芯片尺寸小，引脚少，是成本(bit cost)最低的固态存储器，将很快突破每兆字节1美元的价格限制。（4）芯片
27、包含有失效块，其数目最大可达到335 块（取决于存储器密度）。失效块不会影响有效块的性能，但设计者需要将失效块在地址映像表中屏蔽起来.,NOR FLASH 介绍,NOR的特点是芯片内执行(XIP,Execute In Place)，这样应用程序可以直接在flash闪存内运行，不必再把代码读到系统RAM中。优点是可以直接从FLASH中运行程序，但是工艺复杂，价格比较贵，NOR的传输效率很高，在14MB的小容量时具有很高的成本效益，但是很低的写入和擦除速度大大影响了它的性能。擦除NOR器件时是以64128KB的块进行的，执行一个写入/擦除操作的时间为5s，NOR FLASH SECTOR擦除时间视
28、品牌、大小不同而不同，比如，4MFLASH，有的SECTOR擦除时间为60ms，而有的需要最大6S。与此相反，擦除NAND器件是以832KB的块进行的，执行相同的操作最多只需要4ms.,（4）接口差别NOR flash带有SRAM接口，有足够的地址引脚来寻址，可以很容易地存取其内部的每一个字节。NAND器件使用复杂的I/O口来串行地存取数据，各个产品或厂商的方法可能各不相同。8个引脚用来传送控制、地址和数据信息。NAND读和写操作采用512字节的块，这一点有点像硬盘管理此类操作，因此，基于NAND的存储器就可以取代硬盘或其他块设备。（5）容量差别：NORflash占据了容量为116MB闪存市场
29、的大部分，而NANDflash只是用在8128MB的产品当中，这也说明NOR主要应用在代码存储介质中，NAND适合于数据存储。,（6）可靠性和耐用性寿命(耐用性)在NAND闪存中每个块的最大擦写次数是一百万次，而NOR的擦写次数是十万次。NAND存储器除了具有10比1的块擦除周期优势，典型的NAND块尺寸要比NOR器件小8倍，每个NAND存储器块在给定的时间内的删除次数要少一些。,NOR Flash 与NAND falsh的比较,当选择存储解决方案时，设计师必须权衡以下的各项因素。NOR的读速度比NAND稍快一些。NAND的写入速度比NOR快很多。NAND的4ms擦除速度远比NOR的5s快。大
30、多数写入操作需要先进行擦除操作NAND的擦除单元更小，相应的擦除电路更少。,NOR Flash：2M字节；NAND Flash：64M字节S3C2410 支持两种启动模式：一种是从 NAND FLASH 启动；一种是从外部 nGCS0 片选的 Nor Flash 启动；JP1 接上跳线帽，从 NAND FLASH 启动。JP1 不接上跳线帽，从 NOR FLASH 启动。,在这两种启动模式下，各片选的存储空间分配是不同的，这两种启动模式的存储分配图如下:,在Nor Flash启动模式（非NAND FLASH启动模式）下，与nGCS0相连的外部存储器Nor Flash就被映射到nGCS0片选的空
31、间在NAND FLASH启动模式下，内部的4K Bytes BootSRam 被映射到nGCS0片选的空间。,p94,用户可以将引导代码和操作系统镜像存放在外部的NAND Flash 中，并从NAND Flash启动。当处理器在这种启动模式下复位时，内置的NAND Flash 控制器将访问控制接口，自动将 NAND Flash 的前4KB(地址空间0 x00000000)被装载到内部RAM中被称为steppingstone的地址中（此时该RAM 定位于起始地址空间0 x00000000,容量为4KB）,然后开始执行代码.之后，内部RAM 中的引导程序将操作系统镜像加载到SDRAM 中，操作系统
32、就能够在SDRAM 中运行。启动完毕后，4KB 的启动SRAM 就可以用于其它用途。,自动启动模式如下：复位：把NAND FLASH的前4KB复制到steppingstone处；Steppingstone映射到nGCS0；CPU执行steppingstone中的代码内部RAM 中的引导程序将操作系统镜像加载到SDRAM 中，操作系统就能够在SDRAM 中运行启动完毕后，4KB 的启动SRAM 就可以用于其它用途,Steppingstone(4kB Buffer),Special functionRegisters,NAND FLASHController,NANDFlashMemory,自动启
33、动模式,NAND flash模式,User Access,Cpu access(boot code),S3C2410时钟和电源管理p159,S3C2410X可以生成三种时钟信号，分别是CPU使用的FCLK、AHB总线使用的HCLK和APB 总线使用的 PCLK。同时S3C2410X有两个锁相环PLL，一个用于前面提到的FCLK、HCLK和PCLK，称为MPLL；另一个用于USB设备，称为UPLL。,S3C2410X内核结构,MPLL芯片时钟发生器,RTC与PLL,S3C2410 集成了一个具有日历功能的RTC 和具有PLL（MPLL 和UPLL）的芯片时钟发生器。MPLL 产生主时钟，能够使处
34、理器工作频率最高达到203MHz。这个工作频率能够使处理器轻松运行Window CE、Linux等操作系统以及进行较为复杂的信息处理。UPLL产生实现主从USB功能的时钟。实时时钟单元模块（RTC）在系统电源掉电的时候可以通过备份电源来完成供电。RTC提供8bit时间数据。其中包括秒、分、时、日、星期、月、年等时间信息。RTC要有外部晶振提供32.768kHZ的外部时钟。RTC也可以提供定时的功能。,S3C2410电源供电模式,S3C2410 对于片内的各个部件采用了独立的电源供给方式：内核采用1.8V 供电；存储单元采用3.3V 独立供电，对于一般SDRAM 可以采用3.3V，对于移动SDR
35、AM 可以采用Vdd 等于1.8/2.5V;Vddq 等于3.0/3.3V；I/O 采用独立3.3V 供电。,S3C2410时钟和电源管理,S3C2410的时钟：FCLKCPU：ARM920TDMI、Cache、MMUHCLKAHB BUS：SDRAM、NorFlash、LCD、NandFlash、Interrupt、DMA。PCLKAPB BUS：UART、IIC、IIS、SDI/MMC、Watchdog、GPIO、RTC、ADC、SPI、Timer。两个PLL：MPLLFCLK、HCLK、PCLKUPLLUSB 48MHz,S3C2410时钟和电源管理,S3C2410的主时钟源可以是外部晶
36、体（crystal）也可以是采用外部时钟输入。,内存控制器,寄存器的状态决定硬件如何工作，所以控制某个硬件，一定要认识相关的寄存器。举个简单的例子，S3C2410处理器的工作频率可达到203MHZ，但决不是只能工作在这个频率下，通过修改内部寄存器的值可以使S3C2410工作在不同的频率下，通常我们说的超频也是通过更改CPU的某个寄存器（时钟）实现的。,实例分析p160,S3C2410时钟和电源管理,S3C2410的四种工作模式：NORMAL功率控制模块、CPU核、总线控制器、存储器、控制器、中断控制器、DMA、也可以暂停除了主时钟外的部分外设时钟来减少功率。SLOW降低时钟速率，不使用PLL（
37、直接采用外部时钟作为FCLK）。控制CLKSLOW控制器的slow_bit和MPLL_OFF，CPU可返回NORMAL状态。IDLE除了总线控制器、存储控制器、中断控制器和功率控制器外其他时钟关闭。中断可以唤醒CPU退出IDLE模式。Power_OFF只有wake-up 逻辑模块工作。通过EINT15:0 或者 RTC alarm interrupt唤醒。,S3C2410 的PWM 控制器p161,S3C2410 具有五个16 位定时器，定时器0，1，2，3 具有PWM 控制器，定时器4 是个内部定时器，不具有对外输出口线。下图是S3C2410 定时器结构框图。,S3C2410工作模式流程,控
38、制外部时钟使能和工作模式选择位在CLKCON寄存器中,实例分析,CLKCON是时钟控制器，该寄存器的bit2是Idle位，当这位从0转到1时，处理器进入idle模式；bit3是Power_OFF位，当这位从0转到1时，处理器进入Power_OFF状态。该寄存器的其它位控制着其他设备的时钟使能，包括UART、USB和GPIO等因此我们可以很容易地写一个关闭系统的函数CLKCON|=0X4；/BIT2置1，处理器进入IDLE状态CLKCON|=0X8；/BIT3置1，处理器进入Power_OFF状态,S3C2410 的UART 简介p171,S3C2410 的UART（通用异步串行口）单元提供三个
39、独立的异步串行I/O 端口，每个都可以在中断和DMA 两种模式下进行。它们支持最高波特率115.2Kbps。每个UART 通道包含2 个16 位FIFO 分别提供给接收和发送。S3C2410 的UART 可以进行以下参数的设置：可编程的波特率，红外收/发模式，1 或2 个停止位，5 位，6 位，7 位或8 位数据宽度和奇偶位校验。每个UART 包含波特率发生器，接收器，发送器和控制单元。波特率发生器以MCLK 为时钟源。发送器和接收器包含16 字节FIFO 寄存器和移位寄存器，当发送数据的时候，数据先写到FIFO 然后拷贝到发送移位寄存器，然后从数据输出端口（TxDn）依次被移位输出。被接收的
40、数据也同样从接收端口（RxDn）移位输入到移位寄存器，然后拷贝到FIFO 中。,S3C2410 的UART 简介,S3C2410 的UART 简介,S3C2410 的A/D 简介p222,S3C2410 集成了一个路10 位A/D 转换器。A/D 转换器片上带有采样保持功能。S3C2410 支持触摸屏接口。转换器的主要特性：分辨率：1LSB，微分线性度误差：1.5LSB；积分线形度误差：1LSB，最大转化速率：500KSPS；输入电压范围：03.3v，片上采样保持功能；独立/自动X/Y 位置转换模式最大的采样速率可达到500KSPS,S3C2410 的A/D 简介,S3C2410 的DMA 控制器,S3C2410 支持4 通道DMA 控制器，在系统总线和外围总线之间。每个DMA 通道都能没有约束的实现系统总线或者外围总线之间的数据传输。换而言之，每个通道能处理下面四种情况：（1）源和目的器件都在系统总线（2）源器件在系统总线，目的器件在外围总线（3）源器件在外围总线，目的器件在系统总线（4）源和目的器件都在外围总线,SDRAM/SRAM控制信号,NAND FLASH单元,LCD控制单元,中断控制单元,中断控制单元,
