《微处理器及其结构.ppt》由会员分享，可在线阅读，更多相关《微处理器及其结构.ppt（125页珍藏版）》请在三一办公上搜索。
1、第2章 微处理器及其结构,2.1 微处理器概述2.2 8086/8088 微处理器2.3 80286Pentium 4 微处理器2.4 80 x86Pentium系列微处理器的程序设计模型2.5 实模式下的存储器寻址2.6 保护模式下的存储器寻址,本章主要目标,硬件设计:掌握集成电路芯片8086/8088、8284、8282（74LS373）、8286（74LS245）的基本工作原理；设计实现8086最小/最大两种工作模式下核心控制单元。时序：掌握片级总线和系统总线的工作时序。软件编程:掌握实方式和保护方式下的寻址方法。扩展：使用PROTEL软件绘制8086最小/最大两种工作模式下核心控制单元
2、设计的原理图。,第2章 微处理器及其结构,2.1 微处理器概述,微处理器的主要性能指标 微处理器的工作方式,微处理器的主要性能指标,1.字长：一次处理二进制位数，通常为通用寄存器宽度。2.主频：处理器时钟频率，如4GHz等。3.外频：通常指处理器外部总线频率，如100MHz等。4.工作电压：通常有5V，3.5V,2.7V,1.2V等5.制造工艺：最小线距，通常以um或nm表示。6.地址线宽度：指处理器外部地址线引脚条数，如20，32和36条等、,微处理器的主要性能指标,7.数据线宽度：指处理器外部数据线条数，如16，32和64条等。8.内置协处理器：指处理器内部是否集成了数学协处理器,如803
3、87。9.超标量结构：是否具有两个及以上指令流水线。10.Cache：是否集成了高速缓冲存储器。11.多媒体扩展技术：是否具有多媒体扩展技术,如MMX/SSE/SSE2等。12.是否具有超线程技术等。,2.1.1微处理器的主要性能指标 结束,2.1.2 微处理器的工作方式,实地址方式 保护地址方式 虚拟8086方式 系统管理方式 工作方式间的相互转换,实地址方式,8086/8088微处理器采用的寻址方式。系统启动后，任何处理器（Intel)自动进入实地址方式。实地址方式的主要特点：1.寻址方式、存储器管理、中断处理与8086一样.2.操作数默认长度为16位。3.不用虚拟地址，最大地址范围仍限于
4、1MB，只采用分段方式，每段最大64KB。4.存储器中保留两个固定的区域，一个是初始化程序区FFFFFH-FFFF0H，另一个为中断向量表003FFH-00000H。5.所有程序在最高级0级上执行。,保护地址方式,所谓保护是指在执行多任务操作时，对不同任务使用的虚拟存储器空间进行完全的隔离，保护每个任务顺利执行。保护方式具有如下特点：1.存储器采用虚拟地址空间、线性地址空间和物理地址空间三种方式来描述。2.强大的寻址空间。在保护方式下，80386可以寻址的空间大至64TB（246）（虚拟地址）。3.使用4级保护功能，可实现程序与程序、用户与用户、用户与操作系统之间的隔离和保护，为多任务操作系统
5、提供优化支持。4.在保护方式下，32位处理器既可以进行16位操作，又可进行32位操作。,虚拟8086方式,所谓虚拟8086模式是指一个多任务的环境，即模拟多个8086的工作方式。虚拟8086方式的主要特点如下：1.可执行原来采用8086书写的应用程序。2.段寄存器的用法与实地址方式一样。3.可以使用分页方式，将1MB分为256个页面，每页4KB。4.在虚拟8086方式中，应用程序在最低特权级3级上运行，因此80386指令系统中的特权指令不能使用。,系统管理方式,SMM功能主要包括电源管理以及为操作系统和正在运行的程序提供安全性。SMM最显著的应用就是电源管理。用于笔记本电脑的处理器从80386
6、DL开始就支持SMM，目的是降低系统功耗。用于台式机支持SMM的处理器有Pentium、Pentium II、Pentium III以及Pentium 4等。,工作方式间的相互转换,2.1.2 微处理器的工作方式 2.1 微处理器概述 结束,2.2 8086/8088微处理器,什么是8086/8088微处理器？,8086是Intel 78 年推出的16位微处理器（79年推出8088）4万多个晶体管(8088为2.9万个晶体管)时钟频率4.77MHZ 数据线16位（8088的外部数据线8位）地址线20位 40脚DIP封装 推出8088的主要目的是为了与当时已有的一套Intel外部设备接口芯片直接
7、兼容使用。,2.2 8086/8088微处理器,2.2.1 8086/8088 内部结构2.2.2 8086/8088 的工作模式与引脚信号2.2.3 时钟发生器（8284A）2.2.4 总线分离与缓冲2.2.5 8086 最小工作模式下控制核心单元的组成2.2.6 8288 总线控制器2.2.7 8086 最大工作模式下控制核心单元的组成2.2.8 8086/8088 的总线操作及时序,2.2.1 8086/8088内部结构,1、8086/8088由哪几部分组成？2、BIU和EIU的主要功能是什么？3、8086/8088是否采用采用了指令流水技术？4、BIU总线接口单元由哪几部分组成？5、为
8、什么要设置段地址寄存器？6、段地址寄存器用来存放什么？7、指令指针寄存器 IP中存放什么？8、地址加法器实现什么功能？9、为什么设置指令队列？10、EU执行单元由哪几部分组成？,1、8086/8088由哪几部分组成？,按功能可分为两部分：总线接口单元 BIU(Bus Interface Unit)执行单元 EU(Execution Unit)。,2.2.1 8086/8088内部结构,2、BIU和EU的主要功能是什么？,BIU 负责完成微处理器内部与外部(存储器和IO端口)的信息传送，即负责取指令和存取数据。EU 负责执行指令。,3、8086/8088是否采用了指令流水技术？,BIU 取指令和
9、 EU 执行指令可以并行操作,采用了指令流水技术.,4、BIU总线接口单元由哪几部分组成？,4个16位的段地址寄存器：CS：代码段寄存器 DS：数据段寄存器 SS：堆栈段寄存器 ES：扩展段寄存器 16位的指令指针寄存器 IP 20位的地址加法器 6/4个字节的指令队列,2.2.1 8086/8088内部结构,2.2.1 8086/8088内部结构,5、为什么要设置段地址寄存器？6、段地址寄存器用来存放什么？,段寄存器是为了通过“段加偏移”的寻址机制实现对20位实际地址(物理地址)的寻址。4个16位段寄存器，用来存放16位的段地址。CS：用来存放程序当前使用的代码段的段地址。SS：用来存放程序
10、当前所使用的堆栈段的段地址。DS：用来存放程序当前使用的数据段的段地址。ES：用来存放程序当前使用的扩展段的段地址。关于“段加偏移”的寻址机制将在本章的后续部分详细讨论。,7、指令指针寄存器IP中存放什么？8、地址加法器实现什么功能？,指令指针寄存器 IP中存放着下一条待执行指令的偏移地址。地址加法器将来自于段寄存器的16位段地址左移4位后与来自于IP寄存器或EU提供的16位偏移地址相加，形成一个20位的实际地址。,9、为什么设置指令队列？,用于存放预取的指令,减少等待时间,避免取指令和取操作数发生冲突,从而提高运行效率。8086的指令队列长度为6个字节，当队列空闲两个字节时，BIU自动从存储
11、器取出指令字节，存入指令队列中；而8088的指令队列为4个字节长，当队列空闲一个字节时，BIU就自动取指令字节，并存到指令队列中去。,10、EU执行单元由哪几部分组成？,算术逻辑单元ALU数据暂存寄存器通用寄存器组标志寄存器EU控制电路 关于通用寄存器组和标志寄存器的内容将在本章后续部分详细讨论。,2.2.1 8086/8088内部结构,2.2.1 8086/8088内部结构 结束,2.2.2 8086/8088的工作模式与引脚信号,1.8086/8088有哪两种工作模式？2.如何设置8086/8088的两种工作模式？3.最大模式与最小模式有什么主要区别？4.8086/8088采用什么封装，有
12、多少个引脚信号？5.8086/8088有哪些基本引脚信号?6.8086/8088在最小模式下有哪些专用引脚信号?7.8086/8088在最大模式下有哪些专用引脚信号?,1.8086/8088有哪两种工作模式？,最小模式（单处理器系统方式）：系统中只有8086/8088一个微处理器，系统中的所有总线控制信号都直接由8086/8088产生。最大模式（多处理器系统方式）：系统中含有两个或两个以上微处理器，其中一个是8086/8088为主处理器，其它都是协处理器，总线控制信号由芯片8288产生。在8086/8088系统中与其配合的协处理器有数值运算协处理器8087和输入输出协处理器8089。80286
13、及以后的处理器均采用最大模式。,2.如何设置8086/8088的两种工作模式？,当MNMX#接电源电压时，系统就工作于最小模式。当MNMX#线接地，则系统就工作于最大模式。,2.2.1 8086/8088的工作模式与引脚信号,!,3.最大模式与最小模式有什么主要区别？,最大模式系统与最小模式系统的主要区别是外加有8288总线控制器，通过它对CPU发出的控制信号进行变换和组合，以得到对存储器和IO端口的读写信号和对锁存器8282及对总线收发器8286的控制信号，使总线控制功能更加完善。,2.2.1 8086/8088的工作模式与引脚信号,!,2.2.1 8086/8088的工作模式与引脚信号,!
14、,!,4.8086/8088采用什么封装，有多少个引脚信号？,采用双列直插式封装DIP，共有40个引脚信号。一般每一个双列直插集成芯片的一侧都有一个半圆缺口或圆点凹槽标记，如果正视集成芯片的型号（此时标记应该在芯片的左侧）那么标记下方的引脚为第一引脚，依次逆时针计数，上述芯片引脚识别法国内外管脚均相同。8086/8088采用引线分时复用技术，一条引线不同时间代表不同信号，解决引线不够问题。,2.2.1 8086/8088的工作模式与引脚信号,2.2.1 8086/8088的工作模式与引脚信号,2.2.1 8086/8088的工作模式与引脚信号,5.8086/8088有哪些公共引脚信号?,AD1
15、5AD0（I/O,三态）：地址/数据复用。A19/S6A16/S3（O,三态）：地址/状态复用。BHE#/S7（O,三态）:高字节允许/状态复用。NMI（In）：非屏蔽中断请求输入，上升沿触发。INTR(In)：可屏蔽中断请求输入，高电平有效。RD#(O,三态)：读选通信号，低电平有效。CLK(In):时钟信号，处理器基本定时脉冲。RESET(In):复位信号，高电平有效。,5.8086/8088有哪些公共引脚信号?,READY(In)：准备好信号，高电平有效。处理器与存储器及I/O接口速度同步的控制信号。TEST#(In):测试信号，低电平有效。处理器执行WAIT指令的控制信号(有效时退出等
16、待状态)。MN/MX#(In):最大/最小工作模式选择信号。硬件设计者用来决定8086工作模式，MN/MX#=1，8086为最小模式，MN/MX#=0,8086为最大模式。Vcc(In):处理器的电源引脚，接+5V电源。GND:处理器的地线引脚，接系统地线。,16个地址/数据引脚AD15AD0,在8088中，只有AD7AD0 8条地址/数据线，A15A8只用来输出地址。,16个地址/数据引脚AD15AD0,分时复用的地址/数据引脚。传送地址时：单向、三态、输出。传送数据时：双向、三态、输入/输出。正是利用分时复用的方法才能使80868088用40条引脚实现20位地址、16位数据及众多的控制信号
17、和状态信号的传输。在8088中，只有AD7AD0 8条地址/数据线，A15A8只用来输出地址。,2.2.1 8086/8088的工作模式与引脚信号,4个地址/状态引脚A19/S6A16/S3,4个地址/状态引脚A19/S6A16/S3,分时复用的地址/状态引脚。S6始终为低S5与标志寄存器中的中断允许标志IF一致。S4S3表示使用的段寄存器,2.2.1 8086/8088的工作模式与引脚信号,8个公用控制引脚,MNMX#RD#NMI INTRRESET READY TEST#BHE#S7,工作模式选择引脚 MNMX#,输入。当MNMX#=1时：工作于最小模式，在此操作模式下，全部控制信号由CP
18、U本身提供。当MNMX#=0时：80868088工作于最大模式。这时，系统的控制信号由总线控制器8288提供，而不是由80868088直接提供。,读控制信号引脚 RD#,三态、输出。当RD#0时，表示CPU将要执行一个对存储器或I/O端口的读操作。,不可屏蔽中断请求信号引脚 NMI,输入，上升沿触发。此请求不受IF状态的影响，也不能用软件屏蔽，只要此信号一出现，就在现行指令结束后引起中断。,复位信号引脚 RESET,输入，高电平有效。复位脉冲宽度不得小于4个时钟周期。接通电源时的复位高电平不小于50s。复位后，CPU的内部寄存器状态如表所示。,2.2.1 8086/8088的工作模式与引脚信号
19、,“准备好”信号线引脚 READY,输入。当READY1时，表示所寻址的内存或I/O设备已准备就绪。,等待测试信号引脚 TEST#,输入。当CPU执行WAIT指令时，进入空转的等待状态，并且每隔5个时钟周期对该线的输入进行一次测试；如果TEST#0，结束等待状态，CPU继续执行下面的指令。,分时复用的高字节数据允许状态引脚BHE#S7,三态、输出。仅8086中有BHE#信号。状态信号S7还没有定义。,分时复用的高字节数据允许状态引脚BHE#S7,4个其他引脚电源+Vcc、电源地 GND、系统时钟 CLK,Vcc接入的电压为+5V10%。两条GND均应接地。CLK 输入，与时钟发生器8284A的
20、时钟输出端CLK相连。,6.8086/8088在最小模式下有哪些专用引脚信号?,INTA#(O):最小模式下的中断响应信号。ALE(O):地址锁存允许信号。DEN#(O,三态)：数据总线缓冲器允许信号。DT/R#(O,三态)：数据总线缓冲器方向控制信号。M/IO#(O,三态)：存储器或I/O接口选择信号。WR#(O,三态)：写命令信号。HOLD(In):总线请求信号。HLDA(O):总线请求响应信号。,6.8086/8088在最小模式下有哪些专用引脚信号?,6.8086/8088在最小模式下有哪些专用引脚信号?,6.8086/8088在最小模式下有哪些专用引脚信号?,2.2.1 8086/80
21、88的工作模式与引脚信号,7.8086/8088在最大模式下有哪些专用引脚信号?,QS1、QS0(O):指令队列状态信号。表明8086当前指令队列的状态。S2#、S1#、S0#(O,三态):最大模式总线周期状态信号。总线控制器8288的输入信号，8288输出各种控制信号。LOCK(O,三态):总线封锁信号。有效时不允许其他主控部件占用总线。、(I/O):最大模式总线请求/总线响应信号，作为输入时是总线请求RQ信号，作为输出时是总线响应GT信号。,2.2.2 8086/8088的工作模式与引脚信号 结束,2.2.3 时钟发生器（8284A）,8284A是8086/8088微处理器的一个辅助器件，
22、用于为微处理器提供所需要的时钟信号CLK，并为准备好信号READY和复位信号RESET进行同步。,8284A内部结构图,8284A的引脚及其功能,OSC：晶振输出端。提供频率为14.31818MHz的时钟信号。CLK：系统时钟信号输出端。提供提供频率为4.77MHz的系统时钟信号CLK。PCLK：外设时钟信号输出端。输出频率为2.385MHz的外设时钟信号PCLK。RES#：复位输入端。RESET：复位信号输出端。此引脚与8086/8088的RESET输入引脚相连。READY:准备好信号输出端。此引脚与8086/8088的READY输入引脚相连。RDY1和RDY2：准备好信号输入端。当其为高电
23、平时表示外设数据准备好。AEN1#、AEN2#：对应RDY1、RDY2的允许控制信号输入端，只有其为低电平时相应的RDY信号才能进入8284A。Vcc：电源输入端。为8284A提供+5V电源输入。GND：接端地。,8284A的引脚及其功能,8284A的引脚及其功能,2.2.3 时钟发生器（8284A）,8284A的引脚及其功能,2.2.3 时钟发生器（8284A）,8284A的引脚及其功能,8284与8088的连接,8284A与8086/8088CPU的连接,8284与8088的连接,8284与8088的连接,8284与8086/8088CPU的连接,8284与8086/8088CPU的连接,
24、2.2.3 时钟发生器（8284A）结束,2.2.4 总线分离与缓冲,利用地址锁存器和数据缓冲器实现实现总线分离并提高总线的负载能力。系统需要独立的地址总线，并在整个总线周期维持地址有效。需外加地址锁存器来存储地址。利用锁存器实现总线分离。当数据线负载大于CPU数据线扇出能力时，需要在CPU数据线上连接总线缓冲器。使用总线缓冲器增强总线的负载能力。,2.2.4 总线分离与缓冲,按照总线在微机结构中所处的位置,可分为：片内总线：CPU芯片内部各功能单元电路之间传送信息用的总线。芯片总线（片级总线）：同一块电路板上CPU芯片与外围芯片之间的互连。系统总线（板级总线）：微机特有的一种总线。微机系统多
25、数采用模块结构，一个模块就是一个电路板，各电路板的插座之间就是采用系统总线连接的。系统总线一定是规范化的，可通用的，必须服从某一总线标准。外部总线（外总线）：用于微机系统之间的通讯网络或用于微机系统与电子仪器和其它设备的连接。外部总线不是微机所特有的，而是借用了电子工业的总线标准，如串行总线EIA-RS232等。,2.2.4 总线分离与缓冲 结束,常用锁存器芯片有哪些？,专用 8 位锁存器芯片:Intel 8282 输入/输出同相型 Intel 8283 输入/输出反相型通用 8 位锁存器芯片:74LS373、74LS377,地址锁存器8282-Pinouts,地址锁存器8282-PIN NA
26、MES,地址锁存器8282-TRUTH TABLE,地址锁存器8282-Functional Diagram,地址锁存器8282-Timing Waveforms,2.2.4 总线分离与缓冲,地址锁存器8282,直通,保持,高阻,8282与8086的连接,锁存器从复用总线上分离地址信号,锁存器从复用总线上分离地址信号,将8086的20位地址和BHE#信号分为3组，和3片8282的DI7DI0连接，CPU的地址锁存使能ALE与8282的STB端相连。在ALE的下降沿时，对地址信号进行锁存。可以采用74373替代8282。OE#直接接地：输出允许信号一直有效（无高阻态），在不带DMA的单处理器系统
27、中可以这样处理。地址A与数据D的复用信号作为锁存器的输入，ALE控制信号仅在新地址输出期间有效，使新地址输入锁存器，从而从复用总线上分离出地址信号，使地址信号延长到整个总线周期。,常用缓冲器芯片有哪些？,专用 8 位缓冲器芯片:Intel 8286 输入/输出同相型 Intel 8287 输入/输出反相型通用 8 位缓冲器芯片:74LS244 单向缓冲器 74LS245 双向缓冲器,双向数据收发器8286-Pinout,双向数据收发器8286,双向数据收发器8286,双向数据收发器8286,双向数据收发器8286,8286与8086的连接,双向数据收发器形成系统数据总线,最小模式下的总线,2.
28、2.5 8086 最小工作模式下控制核心单元的组成,最小模式总线状态及操作,2.2.5 8086 最小工作模式下控制核心单元的组成 结束,2.2.6 8288 总线控制器,多CPU 8086/8088系统由总线控制器8288产生总线控制信号。8288 总线控制器的基本功能：根据S2、S1、S0信号译出对应的状态命令 产生地址锁存信号和双向数据驱动器控制信号 使总线控制信号浮空，以允许其他总线控制单元控制总线 产生简单或级联中断逻辑所需的控制信号,8288内部结构,8288引脚信号,2.2.6 8288 总线控制器 结束,2.2.7 8086最大工作模式下控制核心单元的组成,最大模式总线状态,S
29、0S1S2总线周期状态信号（输出、三态），经过8288总线控制器译码产生对存储器、I/O端口访问所需的控制信号,8086最小组态和最大组态的比较,不同之处:最小模式下系统控制信号直接由8086CPU提供；最大模式下因系统复杂，芯片数量较多，为提高驱动能力和改善总线控制能力，大多数的系统控制信号由总线控制器8288提供最小模式下8086的31、30脚提供一组总线请求/响应信号（HOLD、HLDA），而最大模式下8086的31、30脚将提供两组总线请求/响应信号（RQ/GT0、RQ/GT1）。,2.2.7 8086最大工作模式下控制核心单元的组成 结束,2.2.8 8086总线操作及时序,时序图：
30、描述某一操作过程中，芯片/总线上有关引脚信号随时间发生变化的关系图。总线周期：执行一个总线操作所需要的时间。一个基本的总线周期通常包含 4 个T状态。,存储器/IO读时序,M/IO,高M,低IO,CLK,T1,T2,T3,T4,A15A0,ALE,A19A16/S6S3,S6 S3,A19A16,AD15AD0,A15 0,D15 0,RD,DT/R,DEN,存储器/IO写时序,8086最大模式下的读总线周期时序,2.2.8 8086总线操作及时序 结束,课堂练习,1、利用Intel 8088 Intel 8284 74LS373 74LS245芯片设计采用最小工作模式的计算机核心控制单元，形
31、成系统总线，总线包含以下信号：A19-A0、D7-D0、MEMW#、MEMR#、IOR#、IOW#、INTR、INTA#、NMI、HOLD、HLDA、READY、CLK、PCLK、OSC、RESET。2、8086工作在最小模式下，请画出执行指令MOV AL,BX和MOV BX,AL的时序图（无等待周期）。图中包括如下信号：A19-A0、D7-D0、MEMW#、MEMR#、IOR#、IOW#、AEN、CLK。3、2.10,课堂练习,课堂练习,集成8D锁存器74LS373,集成8D锁存器74LS373,集成8D锁存器74LS373-TRUTH TABLE,集成8D锁存器74LS373,课堂练习,课
32、堂练习1,课堂练习1,课堂练习1,课堂练习1,MOV AL,BX,CLK,T1,T2,T3,T4,A19A0,BX,D7D0,MEMR#,MEMW#,IOR#,IOW#,2、8086工作在最小模式下，请画出执行指令MOV AL,BX和MOV BX,AL的时序图（无等待周期）。图中包括如下信号：CLK、A19-A0、D7-D0、/MEMW、/MEMR、/IOR、/IOW、AEN。,MOV AL,BX,CLK,T1,T2,T3,T4,A19A0,BX,D7D0,MEMR#,MEMW#,IOR#,IOW#,2、8086工作在最小模式下，请画出执行指令MOV AL,BX和MOV BX,AL的时序图（无等待周期）。图中包括如下信号：CLK、A19-A0、D7-D0、MEMW#、MEMR#、IOR#、IOW#、AEN。,课堂练习3,2.10答案:T1：地址锁存T2：地址撤销，准备数据T3：数据稳定到总线上T4：读写总线上的数据,习题,作业：2.9。思考题：教案中提出的所有问题。,
