《微机原理课件第二章8086系统结构.ppt》由会员分享，可在线阅读，更多相关《微机原理课件第二章8086系统结构.ppt（52页珍藏版）》请在三一办公上搜索。
1、1,微型计算机原理及其应用第二章 8086系统结构,2,第二章 8086系统结构,8086CPU结构8086CPU的内部寄存器8086CPU的引脚及其功能8086的存储器组织8086系统配置8086CPU时序8086的I/O组织,3,第二章 8086系统结构8086CPU结构,结构特点1.引脚功能复用：DB双向传输由“读/写”控制2.单总线、累加器结构：CPU内部为单总线、累加器结构3.可控三态电路：所谓三态是指高电平、低电平和高阻状态,当处于高阻状态时，在逻辑上与所有连接负载断开4.总线分时复用：DB、AB分时复用8086CPU主参数：16位CPU、40pins、时钟频率5MHz、DB16根
2、、AB20根，可直接寻址1MB（）存储空间、向上兼容8086CPU可与8087数值运算协处理器和8089输入/输出协处理器组成多机系统。8088CPU：内部结构与8086基本相同（按16位设计），外部DB为8根，为过渡型产品，称为准16位CPU。,4,传统的CPU（8086/8088之前）工作模式 取指令译码、执行指令取下一条指令（串行处理）执行一条指令时间=取指令时间+译码执行指令时间8086/8088CPU 取指令由总线接口部件BIU完成 译码、执行指令由指令执行部件EU完成（并行处理）取指令时间和译码执行指令时间重叠,5,8086CPU的内部结构从功能上来看，8086CPU可分为两部分，
3、即总线接口部件BIU（Bus Interface Unit）和指令执行部件EU（Execution Unit）。总线接口部件（BIU）功能：与微处理器外部总线连接，实现CPU与存储器和I/O接口之间的数据传送。负责从内存中取指令，送入指令队列，从内存或I/O取操作数，存结果回内存或I/O。执行部件（EU）功能：负责译码和执行指令。,6,联系BIU和EU的纽带为流水指令队列队列是一种数据结构，工作方式为先进先出。写入的指令只能存放在队列尾，读出的指令是队列头存放的指令。,7,BIU和EU的动作协调原则BIU和EU按以下流水线技术原则协调工作，共同完成所要求的任务：每当8086的指令队列中有空字节
4、，BIU就会自动把下一条指令取到指令队列中。每当EU准备执行一条指令时，它会从BIU部件的指令队列前部取出指令的代码，然后译码、执行指令。在执行指令的过程中，如果必须访问存储器或者IO端口，那么EU就会请求BIU，完成访问内存或者IO端口的操作；当指令队列已满，且EU又没有总线访问请求时，BIU便进入空闲状态。（BIU等待，总线空操作）开机或重启时，指令队列被清空；或在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发生了变化，则指令队列中已经装入的字节被自动消除，BIU会接着往指令队列装入转向的另一程序段中的指令代码。（EU等待）,8,BIU和EU的动作协调原则 将8086 CPU分
5、成二个独立的功能部件使二者能够并行工作，把取指令工作和译码、执行指令工作重叠进行，从而提高CPU的工作效率，加快指令的执行速度。多数情况下，BIU在不停地向队列写入指令，而EU每执行完一条指令后，就从队列读取下一条指令。二者的动作既独立，又协调。BIU和EU之间相互配合又相互独立的并行而非同步的工作方式极大提高了CPU的工作效率。,9,第二章 8086系统结构8086CPU的内部寄存器,寄存器：用来存放参加运算的数据、中间结果或地址。可以看作位于CPU内的存储单元。特点：位于CPU内，存取速度比内存快得多；只需通过内部总线，无需通过系统总线来访问。一般：寄存器个数越多，计算机的运行速度越快。8
6、086CPU中共包含14个16位寄存器，分为4组。一.通用寄存器：AX、BX、CX、DX AX（Accumulator）：累加器，BX（Base）：基址寄存器，CX（Counter）：计数器，DX（Data）：数据寄存器，功能：一般用来存放数据特点：可一拆为二，成为8个8位寄存器。高8位AH、BH、CH、DH，低8位AL、BL、CL、DL注：8位累加器为AL,10,二.指针和变址寄存器：SP、BP、SI、DISP（Stack Pointer）：堆栈指针寄存器BP（Base Pointer）：基址指针寄存器SI（Source Index）：源变址寄存器DI（Destination Index）：
7、目的变址寄存器功能：一般用来存放偏移地址，作为地址指针。三.段寄存器：CS、DS、SS、ESCS（Code Segment）：代码段寄存器DS（Data Segment）：数据段寄存器SS（Stack Segment）：堆栈段寄存器ES（Extra Segment）：附加段寄存器。功能：存放段基址（段起始地址的高16位）,11,矛盾：20位的物理地址如何存入16位的寄存器中？解决方法：将1M的内存分成若干逻辑段 分段原则：1、段长=64K，段内偏移地址可用16位表示，并存入指针及变址寄存器SP、BP、SI、DI中 2、段起始地址的低4位为0（即20位二进制地址的最低4位为0，或5位十六进制地址
8、的最低位为0），段基址可存入段寄存器中一些与地址有关的概念：段基址：段起始地址的高16位，存于段寄存器中偏移地址：段内某单元相对于段起始地址的偏移量，存入指针及变址寄存器中。又称作有效地址(EA)。物理地址：与每个存储单元唯一对应的20位二进制地址逻辑地址：（段基址：偏移地址）物理地址=段基址16（或左移4位）+偏移地址注意：每个存储单元的物理地址是唯一的，但逻辑地址却有许多种。,12,四.控制寄存器IP、PSWIP（Instruction Pointer）：指令指针寄存器功能：存放下一条指令的偏移地址，具有自动加1的功能。原理：IP和代码段寄存器CS一起可以确定下一条指令的物理地址。顺序执行
9、程序时，CPU每取一条指令，IP由BIU自动修改（+1、+2+6），指向下一条即将执行的指令。计算机用IP来控制指令序列的执行流程。PSW（Program Status Word）：标志（或程序状态字）寄存器功能：每位的0和1代表两种不同的状态信息。16位中有9位有意义，分为状态标志（6个）和控制标志（3个）。,13,1、状态标志位：表示运算结果的某种特征，后续操作可以根据这些状态标志进行判断，实现程序分支。CF（Carry Flag）进位标志位，做加法时最高位出现进位或做减法时最高位出现借位，该位置1，反之为0。PF（Parity Flag）奇偶标志位，当运算结果的低8位中1的个数为偶数时，
10、则该位置1，反之为0。AF（Auxiliary Carry Flag）辅助进位标志位，做加法时，当低四位向高四位（低半字节向高半字节）有进位，或在做减法时，低四位向高四位有借位时，该标志位就置1，反之为0.ZF（Zero Flag）零标志位，运算结果为0时，该标志位置1，否则清0。SF（Sign Flag）符号标志位，当运算结果的最高位为1，该标志位置1，否则清0。即与运算结果的最高位相同。OF（Overflow Flag）溢出标志位，反映运算结果是否超出了8位或16位带符号数所能表达的范围。（方法1：CF与次高位向最高位的进位相异或；方法2：将参与运算的数和结果均看作带符号数，判断结果的符号
11、是否合理，如正+正=负 则溢出）,14,例：AX=6A8BH，BX=4369H。求在ADD AX，BX指令执行之后的结果及PSW中各状态标志位的值？AX=？BX=？CF=？PF=？AF=?ZF=?SF=?OF=?2、控制标志位：控制CPU的某种操作TF（Trap Flag）陷阱标志位(单步标志位、跟踪标志位)。当该位置1时，将使8086进入单步方式执行程序，通常用于程序的调试。IF（Interrupt Flag）中断标志位，若该位置1，则CPU可以响应可屏蔽中断，否则就不能响应可屏蔽中断。DF（Direction Flag）方向标志位，若该位置1，则串处理指令的地址指针为减量修改，反之，为增量
12、修改。,15,如何查看寄存器的值？14个寄存器的当前值可用调试程序DEBUG的R命令（即Register：寄存器命令）来查看，其中PSW中的8个标志（TF除外）是用符号表示的，参看教材表2-2。开始-程序-附件-命令提示符-DEBUG-R退出DEBUG用Q命令（即Quit）,16,作业2：,第二章习题P55 56 1 9（2）、（4）设每段长度为64K 10（2）、（4）,17,第二章 8086系统结构8086CPU的引脚及其功能,几个基本概念时钟周期：主频的倒数，又称为T状态，是CPU的基本时间单位。如8086的主频为5MHz，则一个时钟周期为200ns。总线周期：是指CPU通过系统总线对存
13、储器或I/O接口进行一次访问所需要的时间。典型的总线周期包含4个时钟周期（T1，T2，T3，T4 4个T状态）一般：T1状态 传送地址信号 T2 T4状态 传送数据信号指令周期：完成一条指令功能所需要的时间。包括取指令时间和执行时间，一般由若干总线周期组成。但指令周期不一定都大于总线周期，如MOV AX，BX 操作都在CPU内部的寄存器，只要内部总线即可完成，不需要通过系统总线访问存储器和I/O接口。,18,8086CPU的典型总线时序，充分体现了总线是严格地按分时复用的原则进行工作的。即：在一个总线周期内，首先利用总线传送地址信息，然后再利用同一总线传送数据信息。这样减少了CPU芯片的引脚和
14、外部总线的数目。8086CPU可工作在两种工作模式：1、最小模式：用于单机系统，系统中所需控制信号均由8086直接提供；2、最大模式：用于多处理机系统，系统中所需控制信号由总线控制器8288提供。,19,8086/8088外形图8086/8088微处理器是Intel公司推出的第三代CPU芯片，它们的内部结构基本相同，采用16位结构，两种处理器采用40引脚、双列直插式封装、引脚号沿逆时针排列递增。,20,8086/8088引脚分布图,21,8086CPU在最小模式中引脚定义三类分时复用引脚AD15AD0(Address Data Bus)：地址/数据复用信号输入/输出引脚，分时输出低16位地址信
15、号及进行数据信号的输入/输出。A19/S6A16/S3(Address Status Bus)：地址/状态复用信号输出引脚，分时输出地址的高4位及状态信息。BHE/S7(Bus High Enable/Status)：高8位数据允许/状态复用信号输出引脚，输出。分时输出BHE信号及S7 状态信号。若T1状态下BHE为0（有效），表示T2状态需用到高8位数据总线D15D8传送数据；若T1状态下BHE为1（无效），表示T2状态不用D15D8传送数据。以上三类分时复用引脚（共21条）：A19A0 及BHE只在总线周期的T1状态有效，T2状态起呈现另一功能。注：引脚名上面的“”表示低电平有效。,22,
16、MN/MX(Minimum/Maximum Model Control)：最小/最大模式设置信号输入引脚，当该引脚接+5V时，CPU工作于最小模式下，当该引脚接地时，CPU工作于最大模式下。RD、WR、M/IO(Read、Write、Memory/Input&Output)读选通、写选通、存储器或I/O端口，输出，用来明确具体的读写操作。RD WR M/IO 读存储器 0 1 1 写存储器 1 0 1 读I/O端口 0 1 0 写I/O端口 1 0 0ALE(Address Lock Enable)：地址锁存允许，输出 每当T1状态有效（高电平），选通地址锁存器8282/8283，将地址信号进
17、行锁存。,23,DEN、DT/R(Data Enable、Data Transmit/Receive)：数据允许、数据发送/接收，输出 DEN（低电平有效）：选通数据总线收发器8286，增强数据驱动能力。DT/R：控制数据传送方向，当该信号为1时，表示CPU发送数据（写），否则；当该信号为0时，表示CPU接收数据（读）。注：DEN和ALE不可能同时有效，DEN从T2状态开始有效。READY(Ready)：准备就绪，输入，由存储器或I/O端口发给CPU，表示已经准备好进行数据传送。RESET(Reset)：复位，输入，高电平有效。复位信号输入之后，CPU结束当前操作，清除指令队列，将CS置为FF
18、FFH，其余寄存器清0。问：重启后，8086从何处开始执行指令？CS=FFFFH，IP=0，故 物理地址为FFFF0H。,24,INTR、INTA、NMI(Interrupt Request，Interrupt Acknowledge，Non-Maskable Interrupt)：与中断有关的引脚 INTR：可屏蔽中断请求（输入），有多个，受IF影响 INTA：中断响应（输出），当中断允许标志位IF=1时，会向 中断源发出低电平的认可信号 NMI：不可屏蔽中断请求（输入），不受IF控制，只有一个（如电源掉电）TEST(Test)：测试，输入，CPU将事情分给外部硬件做，并用WAIT指令等待结
19、果。与WAIT指令联用，主要用于CPU等待协处理器的结果。,25,HOLD、HLDA(Hold Request，Hold Acknowledge)：总线保持请求（输入）、总线保持响应（输出）a.如其它共享总线的部件需使用总线，通过HOLD输入高电平；b.如CPU允许让出总线，发出高电平的HLDA进行响应，让出总线控制权；c.占用总线的部件在总线使用完毕后，使HOLD无效（低电平）；d.CPU将HLDA也置为低电平，收回三总线的使用权。CLK(Clock)：时钟，输入，8086的时钟频率（又称为主频）为5MHz，即从该引脚输入的时钟信号的频率为5MHz。由时钟发生器8284产生。VCC（+5V）
20、、GND：电源、接地,26,8086CPU在最大模式中引脚定义 最大模式下只有2431引脚（共8条）功能重新定义，其余与最小模式相同S0、S1、S2(Bus Cycle Status)：总线周期状态，输出，这3个信号组合起来，可以指出当前总线周期中，所进行数据传输过程的类型，总线控制器8288利用这些信号来产生对存储单元、I/O端口的控制信号。,27,QS1、QS0(Instruction Queue Status)：指令队列状态，输出，这两个信号的组合给出了前一个T状态中指令队列的状态，以便于外部对8086CPU内部指令队列的动作跟踪。,28,LOCK(Lock)：总线封锁，输出，低电平有效
21、，当该引脚输出低电平时，系统中其它总线部件就不能占用系统总线。信号是由指令前缀LOCK产生的，在LOCK前缀后面的一条指令执行完毕之后，便撤消信号。此外，在8088/8086的2个中断响应脉冲之间，信号也自动变为有效的低电平，以防止其它总线部件在中断响应过程中，占有总线而使一个完整的中断响应过程被中断。RQ/GT0、RQ/GT1(Request/Grant)：总线请求（输入）/总线请求允许，输出，这两个信号端可供CPU以外的两个处理器，用来发出使用总线的请求信号和接收CPU对总线请求信号的应答。这两个引脚都是双向的，请求与应答信号在同一引脚上分时传输，方向相反。其中RQ/GT0拥有较高的优先级
22、。,29,一、存储器地址的分段a.存储信息的基本单位 二进制位（bit）字节（Byte=8bits）8086为16位字长 字（Word=2Bytes=16bits）其中D0D7为低字节，D8D15 为高字节b.存储器中是以字节为单位存储信息的。为了区分不同的存储单元，把全部存储单元按照一定的顺 序编号，这个编号就称为存储单元的地址。而这个存储单 元中存放的信息（数据）称为存储单元的内容。c.存储器容量 1KB 字节1024B 1MB 字节1024KB1GB 字节1024MB 1TB 字节1024GB,第二章 8086系统结构8086的存储器组织,30,d.地址和内容的表达方法（00003H）=
23、12H 或（00003H）=3412H 注意：一个字存入存储器要占用地址相邻的两个存储单元 存放规则：高字节高地址单元，低字节低地址单元 字单元的地址采用它的低位字节存储单元的地址表示。e.存储器地址的分段 矛盾：1MB的地址范围为00000HFFFFFH 如何用16位的寄存器来提供20位的地址?答案：存储器地址分段 限制：1、段长64K（216）2、段起始地址能被16整除,31,注：一般，各段在存储器的分配由操作系统OS负责（自动完成）各段地址空间既可连续、也可重叠、也可相隔。,32,f.物理地址形成物理地址：与每个存储单元唯一对应的20位二进制地址(20202H)逻辑地址：包括16位段基址
24、和16位偏移地址(2000H:0202H)注意：物理地址与逻辑地址并不是一一对应的2000H:0202H=2010H:0102H=20202H段基址：段起始地址的高16位，存于段寄存器（CS、DS、SS、ES）中(2000H)偏移地址：段内某单元相对于段起始地址的偏移量，存入偏移地址寄存器（IP、BX、SP、BP、SI、DI）中。又称作有效地址。(0202H)转换公式：物理地址=段基址16（或左移4位）+偏移地址 此运算由BIU中的地址加法器完成。,33,物理地址的计算示意,34,g.逻辑地址来源段寄存器与偏移地址寄存器之间的基本约定如下：1、取指令 CS：IP（下一条指令的物理地址）2、堆栈
25、操作 SS：SP（栈顶的物理地址）3、偏移地址使用BP SS：BP 4、其余情况（BX、SI、DI、直接地址）DS：BX,DS:SI,DS:DI特殊情况（在串处理时）5、源串 DS：SI 6、目的串 ES：DI注意：上述1、2、6项为固定组合，不可修改为其它段；其余项（3、4、5）为默认组合，可修改为其它段。,35,CS、DS、SS和其它寄存器组合指向存储单元的示意图,36,二、8086存储器的分体结构 8086将1M字节存储体分为两个存储体，每个存储体的容量都是512K字节。奇地址存储体的信息必须通过高8位数据总线D15D8传输，并用BHE信号作为体选信号；偶地址存储体的信息必须通过低8位数
26、据总线D7D0传输，并用A0信号作为体选信号；BHE和A0：在每个总线周期T1状态的BHE和A0信号可作为此总线周期下高8位数据总线和低8位数据总线的选通信号。具体：BHE=0，要用高8位数据总线传输数据；A0=0，要用低8位数据总线传输数据。注意：体内地址由A19A1来提供。,37,存储器的奇偶分体示意图注：CS（Chip Select）为片选信号，低电平有效。,38,1、奇地址字节 BHE=0，A0=1 使用D15D8 2、偶地址字节 BHE=1，A0=0 使用D7D0 3、从偶地址开始的字 BHE=0，A0=0 使用D15D0（两个单元体内地址A19A1相同，只需1个总线周期）4、从奇地
27、址开始的字（两个单元体内地址A19A1不同，需要2个总线周期）a.BHE=0，A0=1 使用D15D8传送低字节（奇地址）b.BHE=1，A0=0 使用D7D0传送高字节（偶地址）对准存放：为了加快程序运行速度，应使存储器从偶地址开始存放字数据。,39,三、堆栈 是指在内存中开辟的一片专用区域，用来存放暂时不用，以后有用的数据。1.工作方式：先进后出（FILO）、后进先出（LIFO）2.堆栈的操作只能在栈顶进行(由SS:SP指向)（只有一个出入口）3.堆栈操作总是按字进行的，不能以字节为单位4.堆栈是从高地址向低地址方向生成的5.只有两种操作：进栈或压入操作（PUSH）退栈或弹出操作（POP）
28、最初，堆栈为空栈时，栈底和栈顶为同一单元，栈底固定（为最高地址），栈顶随PUSH或POP而浮动。具体：PUSH时，SP首先减2，数据压入新的栈顶；POP时，先将栈顶内容弹出，SP加2,指向新栈顶。注：字数据在堆栈中的存放依然遵循：高字节高地址 低字节低地址,40,注意：为保证对准存放，SP的初值必须为偶数，最大初值FFFEH6.堆栈段的起始地址由SS决定，堆栈段的大小由SP的初值决定。例：已知SS=COO0H,SP=1000H,AX=3322H,BX=1100H,CX=6655H,执行PUSH AX,PUSH BX,POP CX 后堆栈的变化及各寄存器内容的变化。堆栈用途：应用于中断或子程序调
29、用时的数据保护和恢复。注意两点：后进先出；PUSH和POP要成对出现，否则将造成程序流程出错。,41,最小模式和最大模式的特点 最小模式：MN/MX接+5V，构成单处理器系统，系统控制信号由CPU提供。最大模式：MN/MX接地，构成多处理器系统，系统控制信号由总线控制器8288提供。常用协处理器：数值运算协处理器8087 输入/输出协处理器8089一、最小模式系统 除8086CPU、存储器、I/O接口芯片外，还包括：1、时钟发生器8284（1片），为CPU提供时钟信号CLK；2、地址锁存器8282/8283（3片）；3、双向数据总线收发器8286（2片）。,第二章 8086系统结构8086系统
30、配置,42,每片地址锁存器8282可锁存8位数据，而8086中有21根分 时复用引脚信号（AD0AD15、A16/S3 A19/S6、BHE/S7）需要锁存，因此需要3片8282。8282共20pins：GND、VCC(+5V)：地，电源 DI0 DI7：8位数据输入 DO0 DO7：8位数据输出 2根控制引脚：STB：选通信号，与CPU的ALE脚相连，当ALE有效（即T1状态），将 DI0 DI7进行锁存（D触发器）。OE：输出允许信号，一般接地，表示将8个D触发器中锁存的信号由 DO0 DO7输出。每片数据总线收发器8286可对8路信号进行驱动，而8086中有16根数据总线（AD0AD15
31、），故需要2片8286。8286共20pins：GND、VCC(+5V)：地，电源 A0 A7：I/O数据线 B0 B7：I/O数据线,43,2根控制引脚：OE：输出允许信号，选通8286，OE=0，允许数据通 过8286。与CPU的DEN脚相连（T2T4有效时对数据总线 进行驱动）T：控制数据传送方向，与CPU的DT/R脚相连 T=1，AiBi，CPU外部（写）T=0，BiAi，外部CPU（读）时钟发生器8284功能：产生三种时钟信号供CPU及外设使用 OSC：晶体振荡器工作频率（14.318MHz）CLK：3分频OSC后的时钟（4.77MHz），供8088CPU使用 PCLK：2分频CLK
32、后的时钟（2.385MHz），供外设使用 提供同步后的复位（RESET）信号发给CPU 提供同步后的外设就绪（READY）信号发给CPU,44,如上图（8086最小模式系统配置）右边所示，经过锁存和驱动，三总线均出现在右侧，在整个总线周期中保持稳定。,45,二、最大模式系统（略）,46,第二章 8086系统结构8086CPU时序,什么是时序？时序是计算机操作运行的时间典型的顺序。8086CPU的各种操作都是在时钟脉冲CLK的统一控制下进行的。8086总线周期序列等待周期TW：是在一个总线周期的T3和T4之间，CPU根据READY信号来确定是否插入TW。（有时因存储器或外设速度较慢，而在T3之后
33、可插入1个或N个等待周期TW）空闲周期Ti：是指在二个总线周期之间的时间间隔(总线处在空闲状态)。,47,8086的主要操作时序一、系统的复位与启动操作 当RESET引脚维持4个T状态以上的高电平时触发该操作，该操作执行后：清空指令队列 CS置为全1（FFFFH）其余寄存器清0 因为CS=FFFFH，IP=0000H,故复位重启后，将从内存的FFFFOH处开始执行指令。一般该处存放无条件转移（JMP）指令，转移到系统引导程序的入口处，自动进入系统程序。,48,二、最小模式下的总线操作1、读总线周期,T1 T2 T3 Tw T4,M/IO,CLK,A1619,BHE,ALE,RD,DT/R,DE
34、N,地址,状 态,地址,数据,BHE,高为存储器/低为I/O,AD015,49,2、写总线周期,50,3、总线空操作 当指令队列已装满，且EU未申请访问存储器或I/O端口，则BIU不和总线打交道，CPU不执行总线周期，进入总线空闲周期Ti。此时，CPU虽对总线进行空操作，但CPU内部操作仍然进行，即EU仍在工作（ALU运算或寄存器之间的操作），故可以说总线空操作是总线接口部件BIU对总线执行EU的等待。三、最大模式下的总线操作（略）,51,1、外设与主机之间有外设接口电路 接口电路中有三种不同类型的寄存器。数据：存放传送的数据，起缓冲器的作用；状态：保存外设的状态信息，便于CPU测试；控制：暂
35、存CPU发出的控制命令。2、为了区分不同的外设接口，微机系统为外设的每个寄存器也进行了编号（分配地址），称为端口地址（或端口号）。各个端口号不能重复，它是独立于内存空间的I/O地址空间。3、8086允许有64K个8位的I/O端口，端口地址范围：0000H-FFFFH 两个编号相邻的8位端口可组成一个16位端口。,第二章 8086系统结构8086的I/O组织,52,4、主机与外设端口之间交换信息用IN、OUT指令实现。控制信号：RD、WR、M/IO（为低电平）A19A16为0 A15A0组成端口地址 总之，8086的I/O地址空间与存储器地址空间是独立的（独立编址），而单片机中两者是统一编址的。,
