数字电子技术基础PPT第四章触发器.ppt

上传人:牧羊曲112 文档编号:5984729 上传时间:2023-09-11 格式:PPT 页数:57 大小:1.78MB
返回 下载 相关 举报
数字电子技术基础PPT第四章触发器.ppt_第1页
第1页 / 共57页
数字电子技术基础PPT第四章触发器.ppt_第2页
第2页 / 共57页
数字电子技术基础PPT第四章触发器.ppt_第3页
第3页 / 共57页
数字电子技术基础PPT第四章触发器.ppt_第4页
第4页 / 共57页
数字电子技术基础PPT第四章触发器.ppt_第5页
第5页 / 共57页
点击查看更多>>
资源描述

《数字电子技术基础PPT第四章触发器.ppt》由会员分享,可在线阅读,更多相关《数字电子技术基础PPT第四章触发器.ppt(57页珍藏版)》请在三一办公上搜索。

1、第四章 触发器,4.1 概述,是一种具有记忆功能的逻辑单元电路,能存储一位二进制码,也称锁存器。,1.触发器的概念,2.触发器的特点,(1)有两个稳定状态,“0”态和“1”态;,(2)可由输入信号将触发器置“0”态和置“1”态;,(3)输入信号消失后,输出仍能自行保持“0”态或“1”态。,按电路结构可分为:基本RS触发器、同步RS 触发器、主从触发器、CMOS边沿触发器和维持阻塞触发器。,3.分类,按逻辑功能可分为:RS触发器、JK触发器、T触发器和D触发器。,4.学习方法,重点掌握触发器的特性和动作特点,对具体的电路结构不做要求。,4.2 触发器的电路结构和动作特点,4.2.1 基本RS触发

2、器的电路结构和动作特点,1.电路结构与工作原理,问题:左图的或非门是不是触发器?,答:不是(1)可输出“0”态和“1”态;(2)可将输出置“0”和“1”;(3)但不能自保持。,如何实现自保持呢?在电路中加反馈通道。,说明:,(2)SD为置位端,或置“1”输入端;,(3)RD为复位端,或置“0”输入端;,讨论:,当SD=0,RD=0时,输出保持原状态不变;,用或非门组成的基本RS触发器的特性表(P217表5.2.1),基本RS触发器的逻辑符号:,其中Qn 指现态,Qn+1指次态。,基本RS触发器也可由与非门做成,如下图:,由与非门组成基本RS触发器和由或非门组成的基本RS触发器具有同样的功能,只

3、是输入的有效电平不同。与非门为低电平有效。,用与非门组成的基本RS触发器的特性表(P217表5.2.2),基本RS触发器小结:,(1)有两个互补的输出端,有两个稳定的状态;,(2)有置位(Q=1)、复位(Q=0)、保持原状态三种功能;,(3)S为置位输入端,R为复位输入端,可以是低电平有效,可以是高电平有效,取决于触发器的结构。,2.动作特点:,P218 例,4.2.2 电平触发的触发器,在数字系统中,为协调个部分的动作,常常要求某些触发器于同一时刻动作,显然基本RS触发器是做不到的。,为此,必须引入同步信号,使这些触发器只有在同步信号到达时,才按输入信号改变状态,通常把这个同步信号叫做时钟脉

4、冲,用CP(Clock Pluse的缩写)或CLK表示。,这种受时钟信号控制的触发器统称为时钟触发器,以区别于基本RS触发器。,1.电路结构与工作原理,由两个非门和一个基本RS触发器组成。,分析:,(2)CP=1时,G3、G4的输出取决于R和S,输出Q随R和S的变化而变化。,电平触发RS触发器的特性表(P220 表5.3.1),为增强实用性,有的电平触发RS触发器上还设有专门的异步置位输入端和异步复位输入端。所谓异步,是指不受时钟信号控制。,2.电平触发触发器的动作特点:,(1)CP=0时,触发器不接收R、S信号,保持原来的状态。,(2)CP=1时,R、S状态将决定输出,如果CP=1期间输入信

5、号多次发生变化,则触发器状态会多次反转。(抗干扰能力差),P222,P222,由电平触发触发器构成的D触发器(D锁存器):,(1)CP=0时,触发器不接收D信号,保持原来的状态。,(2)CP=1时,若D=1,则置1;若D=0,则置0;,P223,4.2.3 脉冲触发的触发器,在前述的电平触发触发器中,CP=1期间,若R、S多次变化,则输出Q多次翻转,抗干扰能力差。,为提高触发器工作的可靠性,希望每个CP周期里输出状态Q只能改变1次,因此设计了脉冲触发的触发器。,1.脉冲触发的触发器的电路结构与工作原理,P225 特性表,2.动作特点:,(1)触发器翻转分两步:第一步,CP=1期间主触发器接受输

6、入信号,而从触发器保持;第二步,CP下降沿到来时,从触发器按主触发器的输出Q翻转。,P225,3.脉冲触发的触发器的优化(主从结构JK触发器),无论是基本RS触发器、电平触发触发器、还是脉冲触发的触发器,都没有摆脱S、R均为有效电平时,可能导致输出状态不定的阴影。,为此,在脉冲触发的触发器中,希望即使出现了S=R=1的情况,触发器的次态也是确定的,因而需要进一步改进触发器的电路结构。,分析结果:,(1)若J=1,K=0,则CP=1时主触发器置“1”(无论Q是0还是1),待CP=0后,从触发器也置“1”。,(2)若J=0,K=1,则CP=1时主触发器置“0”(无论Q是0还是1),待CP=0后,从

7、触发器也置“0”。,(3)若J=0,K=0,则主、从触发器都保持原状态。,(4)若J=1,K=1,若Qn=0,则Qn+1=1;若Qn=1,则Qn+1=0。即Qn+1=Qn。换句话说,J=K=1时,每遇到一个CP的下降沿,则Q翻转一次。,2.动作特点:,(1)分两拍;,(2)输出Q是由下降沿来临之前的Q决定的;,(3)J=K=1时,触发器遇一个CP下降沿就翻转一次;,图5.4.4 具有多输入端的主从 J K 触发器,P228,触发器回顾:,1.基本RS触发器,(1)输出有三种形式,置位Q=1、复位Q=0、保持原状态;,(2)S为置位输入端,R为复位输入端,可以是低电平有效,可以是高电平有效,取决

8、于触发器的结构;,(3)动作特点:输出随时由输入决定。,2.电平触发触发器,(1)、(2)同基本RS触发器;,(3)动作特点:CP=0时,触发器不动作(保持原状态);CP=1时,输出由输入决定,若RS变化多次,输出可能变化多次。,3.脉冲触发的触发器,(1)、(2)同基本RS触发器;,(3)动作特点:分两拍 CP=1时,主触发器的输出Q由RS决定,从触发器不动;,主从JK触发器,(1)输出有四种形式:置位、复位、保持和翻转。,(2)同基本RS触发器;,4.2.4 边沿触发触发器,引出:在前述的脉冲触发的触发器中,虽然一个CP周期内的输出Q最多只会改变一次,已经提高了抗干扰能力,但是在CP=1期

9、间,当R、S多次变化时,主触发器仍出现多次空翻的现象。,为进一步提高触发器的可靠性,提高抗干扰能力,希望触发器的次态仅仅取决于CP信号的下降沿(或上升沿)到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。为实现这一设想,人们相继研制成了各种边沿触发器。,目前的边沿触发器有:利用CMOS传输门的边沿触发器、维持阻塞触发器和利用门电路传输延迟时间的边沿触发器。,1.利用CMOS传输门的边沿触发器(上升沿触发器),如此CP周而复始,Q总是反映CP上升沿时刻的D。,动作特点:,输出状态的转换发生在CP上升沿且仅取决于CP上升沿时刻的输入D;输出状态会保持到CP的下一个上升沿

10、。,CMOS边沿触发器的特性表(P232 表5.5.1):,符号:,SD和RD代表异步置位和复位输入端;“”表示边沿触发,且是上升沿触发;,2.维持阻塞触发器(上升沿触发器),若电路中没有原图中的根连线,则该图就是一个同步RS触发器。在整个CP=1期间,输出随输入变化而变化。是电平触发而不是边沿触发。,若在电路中增加两根连线,则G3、G5是一个基本RS触发器,G4、G6是一个基本RS触发器。在CP由0上升为1的瞬间,两个触发器分别锁存输入的RS信号。即使RS信号无效后,仍能记忆CP上升沿时刻的状态,并且维持下去。因此也称维持线。,3.利用传输延迟时间的边沿触发器(下降沿触发器),工作原理不作讲

11、解。,P203 触发器的特性表,4.3 触发器的逻辑功能及其描述方法,上节是站在电路结构的角度对触发器进行了分类:有基本RS触发器、电平触发的触发器、脉冲触发的触发器和边沿触发器。,本节是站在逻辑功能的角度对触发器进行了分类:有RS触发器、JK触发器、D触发器和T触发器。,值得注意的是:电路结构和逻辑功能不具有一一对应关系。,(1)P222图5.3.4,由电平触发的触发器构成,且为电平触发;(2)P231图5.5.1,由CMOS传输门边沿触发器构成,且为上升沿触发;(3)P234图5.5.5,由维持阻塞结构的边沿触发器构成,且为上升沿触发;,总之,以上几种结构的D触发器,它们的逻辑功能都是相同

12、的,D=0,则Q=0;D=1,则Q=1。不同之处在于电路结构不同,触发方式可能不同。,同理,边沿触发器电路结构也可构成JK触发器、D触发器、T触发器等,不详细介绍。,以下站在逻辑功能的角度讨论钟控触发器。,1.RS触发器,不论电路结构为何种形式,也不论触发方式为电平触发还是边沿触发,只要逻辑功能满足如下特性表,均称为RS触发器。,a.RS触发器的特性表,b.由特性表写逻辑函数式,无关项:,利用无关项化简:,化简结果:,c.状态转换图,状态转换图是将来分析时序电路的重要手段,这里只是认识一下。,总之,一个触发器的逻辑功能有3种描述方法:即特性表、特性方程和状态转换图。,2.JK触发器,不论电路结

13、构为何种形式,也不论触发方式为电平触发还是边沿触发,只要逻辑功能满足如下特性表,均称为JK触发器。,a.JK触发器的特性表,b.由特性表写逻辑函数式,利用卡诺图化简:,化简结果:,c.状态转换图,3.D触发器,不论电路结构为何种形式,也不论触发方式为电平触发还是边沿触发,只要逻辑功能满足如下特性表,均称为D触发器。,a.D触发器的特性表,b.由特性表写逻辑函数式,c.状态转换图,4.T触发器(通常由集成的JK触发器构建),a.T触发器的特性表,由特性表可以看出:当T=0时,输出保持原状态;当T=1时,每来一个CP信号,输出翻转一次。,b.由特性表写逻辑函数式,T触发器特性方程与JK触发器特性方程非常相似,对比,可知,若令J=K=T则,JK触发器变为T触发器。,c.状态转换图和逻辑符号,总结:,(1)RS触发器完全可由JK触发器替代,且JK触发器不存在状态不确定的问题,因此市场上没有专门的RS触发器,市场上的钟控触发器只有JK触发器和D触发器两种类型。,(2)对于T触发器,当令J=K=T时,为T触发器,当令J=K=1时,为T触发器,二分频器。,应用:,试分别用JK触发器和D触发器做一个二分频器。,(1)JK触发器,令J=K=1,(2)D触发器,令,

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 生活休闲 > 在线阅读


备案号:宁ICP备20000045号-2

经营许可证:宁B2-20210002

宁公网安备 64010402000987号