《数字电子技术第六章习题课.ppt》由会员分享，可在线阅读，更多相关《数字电子技术第六章习题课.ppt（22页珍藏版）》请在三一办公上搜索。
1、数字电子技术基础习题课教学课件,电子与信息工程学院电子信息工程教研室,辽宁工业大学,2,第6章、时序逻辑电路,一、本章内容：时序逻辑电路的结构和特点；时序逻辑电路的分析方法；寄存器的工作原理及应用；同步计数器和异步计数器的工作原理；集成计数器构成任意进制计数器；时序逻辑电路的设计方法。,二、本章要求：1.掌握时序逻辑电路的分析方法和设计方法。2.熟悉寄存器的工作原理、逻辑功能。3.了解二进制、十进制计数器的工作原理、逻辑功能。4.熟悉常用中规模集成计数器的结构特点及逻辑功能，能熟练应用集成计数器构成任意进制计数器。,3,第6章、时序逻辑电路,例1.同步时序电路分析：试分析如下电路的逻辑功能。,
2、解：1.写出各逻辑方程：驱动方程：J0=K0=1，J1=K1=,将驱动方程代入JK触发器的特性方程,得次态方程：,输出方程：,2.列出状态表如表所示。,4,3.画出状态图及波形图如图所示。,4.逻辑功能分析由状态图可以很清楚地看出电路状态转换规律及相应输入、输出关系：该电路一共有4个状态00、01、10、11。当X=0时，按照加1规律从0001101100循环变化，并每当转换为11状态（最大数）时，输出Z=1。当X=1时，按照减1规律从1110010011循环变化。所以该电路是一个可控的四进制计数器，其中Z是进位信号输出端。,5,例2异步时序逻辑电路分析：分析图示电路。,解：1.驱动方程：,2
3、.各触发器的状态方程：,第6章、时序逻辑电路,6,3.画出状态图及波形图如图所示。,4.逻辑功能分析,此电路是一个模5异步计数器。从波形图中表面上看与同步计数器相同，实际上各触发器并不是同时翻转的。例如来第二个时钟脉冲CP的下降沿，触发器0先由10，然后由于Q的下跳变使触发器1由01；第四个时钟脉冲CP的下降沿，使触发器0先由10，亦是由于Q的下降沿使触发器1由10。,7,第6章、时序逻辑电路,例3 试分析图示电路，画出它的状态图，说明它是几进制计数器。,解：74161是异步清零、同步置数，模16计数器。其中RD是异步清零端，LD是同步预置数控制端，两者均是低电平有效，D3、D2、D1、D0是
4、预置数据输入端，EP和ET是计数使能端，计数时EP、ET均应置于高电平，RCO是进位输出端，CP是计数脉冲输入端。EP=ET=1，保证正常计数，RD=1说明清零无效，D3D2D1D0=Q3Q211，Q1控制LD。此电路工作过程如下：设0000为初始状态，则D3D2D1D0=0011，LD0，这意味着在第一个脉冲作用下，要置数，使Q3Q2Q1Q0=0011；当Q3Q2Q1Q0=0011时，则LD1，这意味着在第二个脉冲作用下，要计数，而置数无效，使Q3Q2Q1Q0=0100；就这样逐次分析各个状态，并画出对应的状态转换图，如图所示。可见它是八进制计数器。,8,第6章、时序逻辑电路,题6.3分析图
5、示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。,解1.驱动方程：,2.状态方程：,输出方程：,3.可得状态转换图,4.电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。,9,第6章、时序逻辑电路,题6.5试分析图示时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A为输入逻辑变量。,解驱动方程：,状态方程：,输出方程：,状态转换图，如下图所示。,电路的逻辑功能是：判断A是否连续输入四个和四个以上“1”信号，是则Y=1，否则Y=0。,10,第6章、时序逻辑电路,题6.11 分析图示计数器电路，说明
6、这是多少进制的计数器。,解 电路为七进制计数器。计数顺序是39循环。,11,第6章、时序逻辑电路,题6.12分析图示计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。,解 这是一个十进制计数器。计数顺序是09循环。,12,题6.13 试分析图示的计数器在M=1和M=0时各为几进制。,第6章、时序逻辑电路,解 M=1时为六进制计数器，M=0时为八进制计数器。,13,题6.14试用4位同步二进制计数器74LS161接成十三进制计数器，标出输入、输出端。可以附加必要的门电路。,第6章、时序逻辑电路,解 可用多种方法实现十三进制计数器，根据功能表，现给出两种典型用法，它们均为十三进制加法计数
7、器。如图(a)、(b)所示。,14,题6.15 图示电路是可变进制计数器。试分析当控制变量A为1和0时电路各为几进制计数器。,第6章、时序逻辑电路,解 A=1时为十二进制计数器，A=0时为十进制计数器。,15,题6.16 设计一个可控制进制的计数器，当输入控制变量M=0时工作在五进制，M=1时工作在十五进制。请标出计数输入端和进位输出端。,第6章、时序逻辑电路,解 见下图。,16,题6.17 分析图示给出的计数器电路，画出电路的状态转换图，说明这是几进制计数器。,第6章、时序逻辑电路,解 图示为七进制计数器。状态转换图如图所示。,17,题6.18 试分析图示计数器电路的分频比(即Y与CP的频率
8、之比)。,第6章、时序逻辑电路,解 利用与上题同样的分析方法，可得74LS161(1)和74LS161(2)的状态转换图如图(a)、(b)所示。可见，74LS 161(1)为七进制计数器，且每当电路状态由10011111时，给74LS 161(2)一个计数脉冲。74LS 161(2)为九进制计数器，计数状态由01111111循环。整个电路为63进制计数器，分频比为1:63。,18,题6.19图示电路是由两片同步十进制计数器74160组成的计数器，试分析这是多少进制的计数器，两片之间是几进制。,第6章、时序逻辑电路,解 第（1）片74160接成十进制计数器，第（2）片74160接成了三进制计数器
9、。第（1）片到第（2）片之间为十进制，两片中串联组成7190的三十进制计数器。,19,题6.20分析图示电路，说明这是多少进制的计数器，两片之间多少进制。,第6章、时序逻辑电路,解,总的进制为5162183。故为八十三进制计数器。计数范围00000001010010（83进制）。,20,题6.33 用D触发器和门电路设计一个十一进制计数器，并检查设计的电路能否启动。,第6章、时序逻辑电路,解,1确定触发器个数。需用4个D触发器。2设十一进制计数器的状态转换图，如下图所示。,3画出各触发器的次态卡诺图，如图所示。,21,第6章、时序逻辑电路,4由卡诺图化简得到各触发器的状态方程及驱动方程。,22,第6章、时序逻辑电路,5检查电路能否自启动。,完整状态转换图如图所示。,6由驱动方程可画出逻辑电路图（略）。,
