《数字电路课件教案3(6.3.2).ppt》由会员分享，可在线阅读，更多相关《数字电路课件教案3(6.3.2).ppt（21页珍藏版）》请在三一办公上搜索。
1、1、寄存器及移位寄存器的概念；2、计数器的概念、分类；3、用T、T触发器构成二进制加减计数器的规律。,复习:,三、集成中规模计数器芯片介绍,1.四位同步二进制加法计数器74LS161；(P282)2.四位同步二进制加/减计数器74LS191；(P285)3.四位同步二进制加/减计数器74LS193（双时钟）；(P288)4.同步十进制加法计数器74LS160；(P291)5.同步十进制加/减计数器74LS190；(P294)6.异步二-五-十进制计数器74LS290。(P298),器件实例74LS161、74LS160,D3D0：预置数据输入端；,ET、EP：工作状态控制端；,C：进位输出端，
2、对74LS161，当计至1111时，C=1；对74LS160，当计至1001时，C=1。,LD：同步预置数据控制端，当LD=0且来时钟时，Q3Q2Q1Q0 置成D3D2D1D0的状态。,74161/160,RD：异步置0端，即RD=0时，Q3Q2Q1Q0=0000;,161的状态循环为：,160的状态循环为：,0000,0001,1111,0000,0001,1001,四、任意进制计数器的构成方法,N进制计数器,M进制计数器,主要是161和160计数器,？,（一）MN,思路：保证有效循环中包含M个状态。,方法：1、清零法（复位法）,(1)利用异步置0端RD 清零,当计数到？时，立即产生清零信号
3、，使返回 S0 状态。（瞬间即逝）,思路：,步骤：,1.写出状态 SM的二进制代码；,2.求归零逻辑表达式；,3.画连线图。,例2、用74LS160实现6进制计数器。,SM,思考2：画出计数器的有效状态循环图？,解：,1.,=0110,2.归零表达式：,3.连线图,思考1：进位端如何实现？,(2)利用同步预置数端LD 清零，预先将D3D2D1D0置为0000。,思路：,当 N 进制计数到？后回到 S0 状态,2.求归零逻辑表达式；,1.写出状态 SM 1 的二进制代码；,3.画连线图。,步骤：,例1、用4位二进制计数器 74161 构成十二进制计数器。,解：,1.,=1011,2.归零表达式：
4、,3.连线图,SM 1,思考：进位端如何实现？,有效状态循环图：,2、置数法：利用LD（同步置数端）进行置数,（1）置入最大值法：从0000开始计数，当计数到某个状态时使 LD 有效，将计数器下一个状态置成SN-1,SM-2,思考：这种设计方法进位端如何实现？,进位端可用芯片进位端直接实现。,例3、用74LS160实现6进制计数器。,解：M6 用S4使 LD 有效,S40100，故令 且D3D2D1D0=1001即可实现,练习：用74LS161实现6进制计数器,a、用SN-1使 有效b、用进位端C使 有效,（2）置入最小值法：在计到SN-1使LD有效，下一状态为？，该状态为下一个循环的起点。,
5、将D3D2D1D0置为SN-M,SN-M,这种设计方法进位端也可用芯片进位端实现。,例4、用74LS160实现6进制计数器。,解：方法a：M6 SN-M=S10-6=S4=0100,故令 且D3D2D1D0=0100即可实现,思考：用方法b如何实现？,C,同样，令 且D3D2D1D0=0100也可实现,练习：用74LS161实现6进制计数器,1、MN1N2,MN,方法：,（1）并行进位法：低位片的C接高位片的ET、EP，两片的时钟端同时输入时钟信号。,思路：先分别实现N1进制计数器和N2进制计数器，再实现N1N2进制计数器。,（2）串行进位法：低位片的C接高位片的时钟；,例1：用两片160实现一100进制计数器。,解：100=1010,并行进位法,串行进位法,思考：在串行接法中，为什么要加反相器？,工作过程如下：,进位出现错误,若低位片的C直接接高位片的CLK时钟端；,说明：上升沿有效时需加非门，下降沿有效时不需要,当低位片的C通过反相器接高位片的CLK时钟端时，工作过程如下：,1、集成计数器芯片74LS161/160的管脚图及功能表。2、用一片161或160实现小于16或10进制计数器的方法；清零法、置数法3、用多片161或160实现大于16或10进制计数器的方法；（1）M=N1N2 串行进位法、并行进位法,作业：6.11，6.12，6.14，6.18,小结:,下次讲：五,
