《数学电子技术第8章存储器与可编程逻辑器件.ppt》由会员分享，可在线阅读，更多相关《数学电子技术第8章存储器与可编程逻辑器件.ppt（99页珍藏版）》请在三一办公上搜索。
1、1,第8章 存储器与可编程逻辑器件,内容提要：本章首先介绍存储器的基本概念，各种存储器的工作原理以及存储器容量的扩展方法。然后介绍可编程阵列逻辑（PAL）、通用阵列逻辑（GAL）的电路结构和应用。最后介绍CPLD、FPGA和在系统编程（ISP）技术。,2,8.1存储器概述,主要内容：存储器的分类、相关概念存储器的主要技术指标,3,8.1.1 存储器分类,根据存储器存取功能的不同分类 存储器可分为只读存储器（Read-Only Memory，简称ROM）和随机存取存储器（Random Access Memory，简称RAM）。只读存储器在正常工作状态时，只能从中读取数据，而不能写入数据。随机存取
2、存储器与只读存储器的根本区别在于：随机存储器在正常工作状态时可随时向存储器里写入数据或从中读出数据，在存储器断电后信息全部丢失，因此RAM也称为易失性存储器。,4,根据存储器制造工艺的不同分类 存储器可分为双极型存储器和MOS型存储器。双极型存储器以TTL触发器作为基本存储单元，具有速度快、价格高和功耗大等特点，主要用于高速应用场合，如计算机的高速缓存。MOS型存储器是以MOS触发器或MOS电路为存储单元，具有工艺简单、集成度高、功耗小、价格低等特点，主要用于计算机的大容量内存储器。,5,根据存储器数据的输入/输出方式不同分类 存储器可分为串行存储器和并行存储器。串行存储器中数据输入或输出采用
3、串行方式，并行存储器中数据输入或输出采用并行方式。显然，并行存储器读写速度快，但数据线和地址线占用芯片的引脚数较多，且存储容量越大，所用引脚数目越多。串行存储器的速度比并行存储器慢一些，但芯片的引脚数目少了许多。,6,8.1.2 存储器的相关概念,基本存储单元,存储单元,存储矩阵,基本存储单元存放1位二进制数据，称为一个“比特”。每个存储器以“存储单元”为单位进行数据的读写。每个“存储单元”也称为一个“字”，一个“字”中所含的位数称为“字长”。,7,64bit存储器结构,基本存储单元,存储单元,共有16个存储单元，即16个“字”，字长为4。称为16X4,存储矩阵,8,8.1.3 存储器的性能指
4、标,1存储容量 存储容量是指存储器能够容纳的二进制信息总量，即存储信息的总比特数。存储器的容量=字数（m）字长（n）。,字长决定存储器的数据线根数；字数决定存储器的地址线根数。,9,2存取速度存储器的存取速度可用“存取时间”和“存储周期”这两个时间参数来衡量。“存取时间”（Access Time）是指从微处理器发出有效存储器地址从而启动一次存储器读/写操作，到该操作完成所经历的时间。,10,2存取速度(续)“存储周期”（memory cycle）是连续启动两次独立的存储器操作所需的最小时间间隔。由于存储器在完成读/写操作之后需要一段恢复时间，所以存储器的存储周期略大于存储器的存取时间。如果在小
5、于存储周期的时间内连续启动两次存储器访问，那么存取结果的正确性将不能得到保证。,11,8.2随机存取存储器（RAM）,主要内容：RAM的分类与结构静态RAM（SRAM）SRAM的存储单元动态RAM（DRAM）DRAM的存储单元,12,1RAM分类按工作方式不同可分为静态RAM（Static RAM）和动态RAM（Dynamic RAM）。静态RAM使用触发器作为存储元件，因而只要使用直流电源，就可存储数据。动态RAM使用电容作为存储单元，如果没有称为刷新的过程对电容再充电的话，就不能长期保存数据。当电源被移走后，SRAM和DRAM都会丢失存储的数据，因此被归类为易失性内存。,8.2.1 RAM
6、分类与结构,13,14,2RAM的结构RAM电路通常由存储矩阵、地址译码器和读/写控制电路三部分组成，其电路结构框图如图所示。,15,8.2.2 静态RAM（SRAM）,1SRAM的基本存储单元静态RAM的基本存储单元通常由6个MOS管组成，如图所示。,图中T1、T2为放大管，T3、T4为负载管，这4个MOS管共同组成一个双稳态触发器。,16,若T1导通，则A点为低电平，这样T2截止，B点为高电平，为一种稳定状态“0”；与此相反，T1截止而T2导通时，A点为高电平B点为低电平，又是另一种稳定状态“1”，,17,T5、T6为本单元控制管，由X地址译码线控制。T7和T8为一列基本存储单元的控制管，
7、由Y地址译码线控制。只有当X、Y地址译码线均为高电平时，T5、T6、T7 和T8管都导通，该基本存储单元的输出才能通过T5、T6、T7 和T8管和数据线接通。,18,2存储矩阵,19,表8-1 6116芯片的工作方式,3静态RAM芯片举例,20,8.2.3 动态RAM（DRAM）,动态RAM也是由许多基本存储单元按行、列形式构成的二维存储矩阵。在基本存储单元电路中，二进制信息保存在MOS管栅极电容上的，电容上充有电荷表示“1”，电容上无电荷表示“0”，即动态RAM是利用电容存储电荷的原理来保存信息的。,单管DRAM基本存储单元,21,它存储数据的原理是电容的电荷存储效应。当电容C充有电荷、呈现
8、高电压时，相当于存储1值，反之为0值。MOS管T相当于一个开关，当行线为高电平时，T导通，C与位线相通，反之则断开。,由于电路中存在漏电流，电容上存储的电荷不能长久保存，因此必须定期给电容补充电荷，以免存储数据丢失。这种操作称为刷新。,22,基本存储单元与读写控制电路的连接示意图,读/写操作原理分析,23,8.3 只读存储器（ROM）,主要内容：ROM的分类与结构 掩膜ROM及其存储单元 可编程ROM及其存储单元 可编程ROM的应用,24,8.3.1 ROM分类与结构,1ROM分类,25,2ROM的结构 ROM的电路结构如图所示，由存储矩阵、地址译码器和输出控制电路三部分组成。,26,8.3.
9、2 掩膜 ROM,掩膜式ROM通常采用MOS工艺制作。在芯片制造厂家生产时，根据用户提供的要写入ROM的数据或程序采用二次光刻板的图形（掩膜）将其直接写入（固化），因此称为掩膜ROM。掩膜ROM中的内容制成后用户则不能修改，只能读出。,掩膜ROM存储矩阵,27,掩膜ROM存储矩阵的内容,28,掩膜式ROM的主要特点是：存储的内容由制造厂家一次性写入，写入后便不能修改，灵活性差；存储内容固定不变，可靠性高；少量生产时造价较高，因而只适用于定型批量生产。,29,例8-1 利用掩膜ROM，实现4位二进制码到格雷码变换编程。解：4位二进制码变换成格雷码如表所示。,30,二进制数到格雷码变换的ROM矩阵
10、,31,8.3.3 可编程 ROM,可编程ROM便于用户根据自己的需要来写入特定的信息，根据存储矩阵中存储单元电路的结构不同，可编程的ROM有PROM、EPROM和EEPROM等三种。,1可编程ROM（Programmable ROM，简称PROM）PROM的编程虽然是由用户而不是生产厂家完成，增加了灵活性，但编程是一次性的，且可靠性较差，目前已很少使用。,存储单元,32,2可擦可编程ROM（Erasable PROM，简称EPROM）EPROM作为一种可以多次擦除和重写的ROM，克服了掩膜式ROM和PROM只能一次性写入的缺点，满足了实际工作中需要多次修改程序或数据的可能，前提条件是存储矩阵
11、中现有的程序或数据必须首先擦除。,33,EPROM芯片上方有一个石英玻璃窗口，当用一定波长(如2537A)一定光强的紫外线透过窗口照射时，所有存储电路中浮栅上的电荷会形成光电流泄放掉，使浮栅恢复初态。一般照射2030分钟后，读出各单元的内容均为FFH，说明EPROM中内容已被擦除,34,EPROM的擦除和编程写入是采用专门的编程器设备完成的。因此，对于编程好的EPROM要用不透光的胶纸将受光窗口封住，以保护芯片不受荧光或太阳光的紫外光照射而造成信息丢失。太阳光大约在一周内可擦除EPROM，而室内荧光大约在三年内可擦除EPROM。,35,常用的EPROM有2716（2K8位）、2732（4K8位
12、）、2764（8K8位）和27512（64K8位）等。,36,3电可擦可编程ROM（Electrically EPROM）EPROM虽然可以多次编程，具有较好的灵活性，但在整个芯片中即使只有一个二进制位需要修改，也必须将芯片从机器（或板卡）上拔下来利用紫外线光源擦除后重写，因而给实际应用带来不便。电可擦除可编程只读存储器EEPROM也称E2PROM。与EPROM擦除时把整个芯片的内容全变成“1”不同，EEPROM的擦除可以按字节分别进行，这是EEPROM的优点之一。字节的编程和擦除都只需10ms，并且不需要将芯片从机器上拔下以及诸如用紫外线光源照射等特殊操作，因此可以在线进行擦除和编程写入。,
13、37,常见的EEPROM芯片有2816、2832、2864、28256等。,38,8.3.4 可编程 ROM的应用,可编程ROM的基本结构是由一个固定连接的与门阵列（相当于一个译码器）和一个可编程的或门阵列（存储矩阵）所组成，如图所示。,n个输入为ROM的地址线，m个输出为ROM的数据线。,39,PROM的点阵表示图,其中,为固定关系；,或门阵列可由用户进行编程（即使各线的交叉点连接或不连接）来实现各数据输出Di(i=03)与W0、W1、W2及 W3之间的或逻辑关系。,40,例8-2 用PROM设计一个比较器，比较两个两位二进制数A1A0和B1B0的大小。,比较器真值表,41,比较器的PROM
14、的点阵图,42,8.4 快闪存储器（Flash Memory）,主要内容:快闪存储器的电路结构快闪存储器芯片应用举例快闪存储器与其它存储器的比较,43,8.4.1 快闪存储器的电路结构,快闪存储器也是一种电可擦写的存储器，有人也简称之闪存（Flash Memory）。所谓flash是指数据可以轻易地被擦除。从基本工作原理上看，闪存属于ROM型存储器，但由于它又可以随时改写其中的信息，所以从功能上看，它又相当于随机存储器RAM。从这个意义上说，传统的ROM与RAM的界限和区别在闪存上已不明显。,44,基本存储单元的等效电路,它由一个浮栅MOS管所构成，若浮栅上保存有电荷，则在源、漏极之间形成导电
15、沟道，达到一种稳定状态，可以定义该基本存储单元电路保存信息“0”，如图(a)所示；,若浮栅上没有电荷存在，则在源、漏之间无法形成导电沟道，为另一种稳定状态，可以定义它保存信息“1”,如图(b)所示。,45,几种典型的闪存芯片,46,闪存28F256引脚信号框图,47,8.4.2 闪存与其它存储器的比较,1闪存与ROM、EPROM和EEPROM比较 ROM是高密度、非易失性设备，但是，一旦编程后，ROM的内容就不能更改了。EPROM也是高密度、非易失性设备，虽然能改写，但必须将其移出系统并使用专用的紫外线擦除器来擦除。EEPROM比ROM、EPROM具有更加复杂的单元结构，并且它的密度并不是太高
16、，尽管它可以在不移出系统的情况下进行重编程，但由于它的低密度，每位的成本比ROM或者EPROM高许多。闪存可以非常容易地在系统内部进行重新编程。本质上是一种可读/写存储器，且闪存的密度可以和ROM、EPROM媲美。闪存也是非易失性的存储器，在断电的情况下，存储的信息可以保存100年。,48,2闪存与SRAM、DRAM比较 SRAM和DRAM都是易失的读/写存储器，需要常态电源来保持它所存储的信息。除此之外，SRAM的密度相对较低；对DRAM虽然有较高的密度，但需要经常刷新来保存数据，刷新需要功耗，因此在许多应用中，为防止数据丢失，对于DRAM使用如硬盘之类的备份存储。闪存具有比SRAM、DRA
17、M更高的密度，并且是非易失性的，不需要刷新电路。一般来说，闪存要比等价的DRAM耗费较少的电量，并且在许多应用中可以用来取代硬盘；,49,几种类型存储器的比较,50,8.5 存储器的扩展,主要内容:存储器的位扩展方法存储器的字扩展方法,51,存储器的常用引脚功能及其关系,数据线,地址线,读/写控制线,片选信号线,52,存储器的容量=字数（m）字长（n）,字长扩展或位扩展：存储单元的数据位扩展，存储单元个数不变；字数扩展或字扩展：存储单元的个数扩展，存储单元的数据位不变。,存储器容量的扩展方法,53,8.5.1 存储器的位扩展法,采用这种方法构成存储器时，各存储器芯片连接的地址信号、片选信号、读
18、/写信号是相同的，而各存储器的数据线合并起来一起作为扩展后的数据线。,两片内的两个存储单元合并为一个新的存储单元,54,8.5.2 存储器的字扩展法,采用这种方法构成存储器时，扩展后存储器的位数不变，各存储器的数据线中对应位并接在一起。只在字数上进行扩展。扩展的方法是将地址分成两部分：一部分低位地址和每个存储器芯片的地址并联连接；另一部分高位地址通过片选译码器译码后与各存储器的片选信号连接；,55,每片内的每个存储单元仍作为一个新的存储单元,各片内的存储单元地址统一编号。,56,8.6 可编程阵列逻辑PAL,内容摘要:PLD的种类PLD的电路结构方框图PAL的特点、电路结构和器件利用PAL器件
19、实现组合逻辑电路利用PAL器件实现时序逻辑电路,57,前面介绍的PROM、EPROM和EEPROM都是可编程的，但通常不作为PLD的一类。可编程逻辑器件主要包括可编程逻辑阵列（PLA）、可编程阵列逻辑（PAL）、通用阵列逻辑（GAL）、CPLD及FPGA等。,58,所有PLD都由可编程阵列组成，有两类阵列：与门阵列和或门阵列。（1）PLA由可编程与门阵列和可编程或门阵列组成，（2）PAL由可编程与门阵列和带有输出逻辑电路的固定或门阵列组成，（3）GAL由可编程与门阵列和带有可编程输出逻辑电路的固定或门阵列组成，GAL与PAL两者之间的区别为：GAL可以多次编程且带有可编程的输出逻辑电路。,59
20、,GAL方框图,PAL方框图,PLA方框图,60,由于PLD内部阵列的连接规模十分庞大，用传统的逻辑电路图很难描述，所以在以后的各节里采用了下图中所示的简化画法，这也是目前国际、国内通用的画法。,61,8.6.1 PAL的电路结构,右图所示电路是PAL器件中最简单的一种电路结构形式，仅包含一个可编程的与阵列和一个固定的或阵列。图所示PAL为363，即有3个输入信号，可编程6个与项，3个固定输出。用它可以实现3个3变量的逻辑函数。,62,例8-6 试用363 PAL实现下列逻辑函数。,PAL编程后的基本电路,63,目前常见的PAL器件中，输入变量最多的可达20个，与阵列中与项的个数最多有80个，
21、或阵列输出端最多的有10个，每个或门输入端最多的达16个。,64,为了扩展电路的功能并增加使用的灵活性，PAL在与或阵列的基础上，增加了多种输出及反馈电路，构成了各种型号的PAL器件。根据PAL器件的输出结构和反馈电路的不同，可将它们大致分成专用输出结构、可编程输入/输出结构、寄存器输出结构、异或输出结构等几种类型。,65,1.专用输出结构 专用输出结构的逻辑器件有PAL10H8、PAL14H4、AL10L8、PAL14L4、PAL16C1等。其中PAL10H8、AL14H4是与或门输出结构；PAL10L8和PAL14L4是与或非门输出结构；PAL16C1是互补输出结构，输出端同时输出一对互补
22、的信号。,66,PAL的与或非门结构,67,2.可编程输入/输出结构 由图可看出：输出三态缓冲器的使能控制端由与或阵列的一个与项给出。编程时，当三态缓冲器的控制端为0时，三态缓冲器处于高阻态（EN=0），此时，I/O端可作为输入端使用，通过另一个缓冲器送到与阵列中；,0,68,当三态缓冲器的控制端为1时，三态缓冲器被选通，I/O端只能作输出端使用。此时，与I/O端连接的缓冲器作反馈缓冲器使用，将输出反馈至与门。,1,反馈信号,根据这一特性，可通过编程指定某些I/O端的方向，从而改变器件输入/输出线数目的比例，以满足各种不同的需要。,69,可编程输入/输出结构的器件有PAL16L8（10个输入，
23、2个输出，6个可编程I/O）、PAL20L10（12个输入，2个输出，8个可编程I/O）等。,70,3.寄存器输出结构 在输出三态缓冲器和与或阵列的输出之间加入了由D触发器组成的寄存器。同时，触发器的状态输出又经过互补输出的缓冲器反馈到与阵列。这样，PAL就有了记忆功能，从而满足了设计时序电路的要求。,71,PAL器件的型号不同，所带D触发器的个数不同。但是，各触发器受同一个时钟信号控制，各个触发器所接的三态缓冲器也受同一个使能信号控制。,72,寄存器输出结构的PAL器件有:PAL16R8、PAL16R6、PAL16R4等。其中PAL16R8有8个输入、8个D触发器输出、8个反馈输入，1个公共
24、时钟和1个公共选通控制信号。,73,4.异或输出结构 它是将与阵列输出的与项分成两个或项，经异或后作为D触发器的输入。,74,异或输出结构的PAL器件有PAL20X10、PAL20X8、PAL20X4等。其中PAL20X8有10个输入、8个异或门、8个D触发器、10个反馈输入，10个输入/输出、1个公共时钟和1个公共选通控制信号。,75,8.6.2 PAL器件举例,76,8.6.2 PAL器件举例（续）,PAL16L8器件有10个专用输入端（I1 I10），2个专用输出端（O1、O2），以及6个可编程I/O端（I/O1I/O6）。故它共有16个输入端，可以产生32条列线作为输入信号。阵列中每一
25、条行线对应一个与门，代表一个与项。该器件共有64个与项，分成8组，各组通过一个固定为7输入的或门形成输出函数，这些输出函数经三态反相缓冲器输出，共有8个输出端，且低电平有效。,77,PAL16L8器件的型号定义如下：字母PAL代表该器件所属类型；数字（16）代表与门阵列的输入端个数（其中包括可编程为输入的I/O端）；输入端个数后面的字母代表输出的类型：H指输出为高电平有效，L指输出为低电平有效，P指可编程极性；输出类型后面的数字（8）代表输出端个数。,8.6.2 PAL器件举例（续）,78,8.6.3 PAL器件的应用,例8-7 选用PAL16L8设计一个代码转换电路，将4位二进制代码转换成格
26、雷码。,79,由真值表可写出输出函数表达式：W=m（8，9，10，11，12，13，14，15）X=m（4，5，6，7，8，9，10，11）Y=m（2，3，4，5，9，10，11，12，13）Z=m（1，2，5，6，9，10，13，14,将逻辑函数化简后得：,80,这是一组有4个输入变量，4个输出的组合逻辑函数。用一片PAL器件实现，就必须选用有4个以上输入端和4个以上输出端的器件，因此可选用PAL16L8，其电路图如图所示。(此图仅画出了所用引脚的部分),81,例8-7 编程后的逻辑图,82,例8-8 试用PAL设计一个具有清零和输出有三态功能的4位加2计数器。解：4位加2计数器的状态图如图
27、所示。,83,如果用PAL器件实现这个计数器，则PAL至少应有4个触发器和相应的与或阵列。因此可选用PAL16R4。PAL16R4是一个有4个D触发器、8个变量输入端，4个可编程I/O端的器件。但是，PAL16R4的输出端设置有反相三态缓冲器，所以4个触发器的Q输出端应与上图中的状态反相：,反相后的状态图,84,利用卡诺图化简可得状态方程：,从状态方程即可写出每个触发器的驱动方程。考虑到要求计数器还应具有清零功能，且有进位输出。故设计当R=1时，在时钟信号到来后将所有的触发器置1，即Q3Q2Q1Q0=1111，反相后的输出为Y3Y2Y1Y0=0000，实现了清零。于是得到修改后的驱动方程。,8
28、5,8.7 通用阵列逻辑GAL,主要内容:GAL器件的特点GAL的电路结构利用GAL器件实现组合和时序逻辑电路,86,8.7.1 GAL的性能特点,GAL和PAL相比，其主要特性表现在：（1）GAL的输出结构配置了输出逻辑宏单元OLMC（Output Logic Macro Cell）。用户可以通过编程选择输出结构，它既可以编程为组合逻辑电路输出，又可以编程为寄存器输出；既可以输出低电平有效，又可以输出高电平有效等等。这样GAL器件就可以在功能上通过编程代替PAL的各种输出结构，从而增加了GAL使用的灵活性。（2）GAL器件综合了EEPROM和CMOS技术，使得GAL器件在数秒之内即可完成芯片
29、的擦除和编程，并可以反复改写，而且功耗低、速度快。（3）GAL的保密性好。GAL具有加密单元，可有效防止复制，增强了电路的保密性。普通GAL器件的与阵列可以编程，或阵列不可编程，如GAL16V8、GAL20V8等。而新一代的GAL器件与、或阵列均可编程，主要有GAL39V8。,87,8.7.2 GAL的电路结构,GAL16V8由以下几部分组成：（1）8个输入缓冲器和8个反馈输入缓冲器组成的与阵列。与阵列中有64个与项，32个变量（8个输入变量的原变量和反变量，8个反馈输入变量的原变量和反变量），共有可编程单元2048个。所以GAL16V8最多有16个输入信号，8个输出信号。（2）8个输出逻辑宏
30、单元OLMC。每个OLMC接有8个输入的或门，OLMC的输出和三态输出缓冲器相接。OLMC的作用是通过对其编程可使器件具有不同的逻辑功能，从而构成不同形式的输出结构。（3）8个三态输出缓冲器、系统时钟CLK输入缓冲器和公共使能信号的输入缓冲器。（4）反馈线。前3个和后3个输出端都有反馈线连接到邻近单元OLMC。其作用是将邻近单元的输出信息反馈到与阵列，增强了器件的逻辑功能。,88,89,8.7.3 输出逻辑宏单元OLMC,（1）或门,（2）异或门,（3）D触发器,（4）数据选择器,组成部分：,90,8.7.4 GAL器件的编程与开发,应用GAL可以设计组合逻辑电路或时序逻辑电路。进行电路设计时
31、，必须使用相应的软件、硬件开发工具才能完成。,91,例8-9 试用一片GAL16V8实现基本逻辑门电路的功能。解：（1）写出基本逻辑门电路的逻辑表达式：,（2）用ABEL语言编写源程序：Module logic_gates A1,B1,A2,B2 pin 19,1,2,3；A3,B3,A4,B4 pin 4,5,6,7；A5,B5,A6,B6 pin 8,9,11,12；F1,F2,F3,F4,F5,F6 pin 13,14,15,16,17,18；,92,Equations F1=A1&B1；F2=A2#B2；F3=!(A3&B3)；F4=!(A4#B4)；F5=A5$B5；F6=!(A6$
32、B6)；Test_vectors(A1,B1,A2,B2,A3,B3,A4,B4,A5,B5,A6,B6-F1,F2,F3,F4,F5,F6)0,0,0,0,0,0,0,0,0,0,0,0-0,0,1,1,0,1；0,1,0,1,0,1,0,1,0,1,0,1-0,1,1,0,1,0；1,0,1,0,1,0,1,0,1,0,1,0-0,1,1,0,1,0；1,1,1,1,1,1,1,1,1,1,1,1-1,1,0,0,0,1；END,93,(3)用相关的软件开发工具对设计进行逻辑仿真，并最终生成一个标准JEDEC文件。（4）将上述JEDEC文件下载到编程器，对GAL16V8器件进行编程。（5）
33、最后测试GAL16V8器件是否实现了基本逻辑门电路的逻辑功能。,94,8.8 CPLD、FPGA和在系统编程技术,主要内容:CPLD/FPGA器件与公司Quartus开发软件采用CPLD/FPGA器件设计组合逻辑电路采用CPLD/FPGA器件设计时序逻辑电路,95,CPLD（Complex Programmable Logic Device 复杂可编程逻辑器件）和FPGA（Field Programmable Gate Array 现场可编程门阵列）是继PAL和GAL后规模更大、密度更高的可编程逻辑器件。而在系统编程（In-System Programmable，简称ISP）技术是20世纪90
34、年代发展起来的一种PLD新技术。这三种可编程逻辑器件在数字电路设计中各有优势。,96,8.8.1 数字可编程器件的发展概况,逻辑器件从功能上可以划分成通用型器件和专用型器件。如74系列等逻辑器件就属于通用型数字集成电路。可编程逻辑器件（Programmable Logic Device，简称PLD）是一种通用器件。但是可编程逻辑器件不同于74系列逻辑芯片，最大差别在于它没有固定的逻辑功能。可编程逻辑器件的不同逻辑功能是由使用者通过对器件进行编程来实现的。,97,最大的三家可编程逻辑器件公司是：Altera、Xilinx和Lattice。根据iSuppli的数据，2005年Altera和Xili
35、nx合起来在PLD市场占83.4%的份额。Altera：是最大可编程逻辑器件供应商之一。主要产品有：MAX，MAX，Cyclone，Cyclone，Stratix，Stratix等。开发软件为Quartus。Xilinx：FPGA的发明者，老牌的FPGA公司，是最大可编程逻辑器件供应商之一。产品种类齐全，主要有XC9500，Coolrunner，Spartan，Virtex等。开发软件是ISE。通常来说，在欧洲和美国用Xilinx的人多，在日本和亚太用Altera的人多。全球PLD/FPGA产品80%以上是由Altera和Xilinx提供的。Lattice：ISP技术的发明者。与Altera和
36、Xilinx相比，其开发工具略逊一筹。中小规模PLD比较有特色，主要产品有ispMACH4000，EC/ECP，XO，XP以及可编程模拟器件等。,98,数字可编程器件的编程语言,CPLD、FPGA和ISP系列器件的编程通常采用当前流行的两种硬件描述语言VHDL或Verilog，早期主要采用ABEL语言。VHDL是在20世纪80年代中期由美国国防部支持开发出来的，约在同一时期，由Gateway Design Automation 公司开发出Verilog，两种HDL均为IEEE标准。,99,数字可编程器件的应用实例,下面分别以组合逻辑电路“1位二进制全加器”和时序逻辑电路“4位二进制可逆计数器”为例，说明它们的设计过程及仿真结果。,用开发软件Quartus进行实际操作演示。,
