《存储器与存储系统.ppt》由会员分享，可在线阅读，更多相关《存储器与存储系统.ppt（77页珍藏版）》请在三一办公上搜索。
1、CH 4 存储器与存储系统,主存是什么？主存太小怎么办？主存速度太慢怎么办？编程要考虑主存大小吗？存储器的层次结构？速度、价格、容量）,教学目的与要求,掌握主存储器的分类、主要技术指标和基本操作理解SRAM和DRAM的读写工作原理重点掌握主存储器的扩展掌握DRAM的刷新方式掌握存储系统的组成掌握cache的概念和cache的组成结构和替换计算方法,CH 4 存储器与存储系统,4.1 存储器概述4.2 主存储器4.3 并行存储器4.4 虚拟存储器4.5 高速缓冲存储器（Cache）4.6 存储保护,CH 4 存储器与存储系统,4.1 存储器概述4.1.1 存储器的基本概念4.1.2 存储器的分类
2、4.1.3 存储器的性能指标4.1.4 存储器的层次结构4.2 主存储器4.3 并行存储器4.4 虚拟存储器4.5 高速缓冲存储器（Cache）4.6 存储保护,4.1.1 存储器的基本概念,存储器是计算机的一种具有记忆功能的部件，用来存放程序、数据、符号等信息。存储器可分为内存储器和外存储器。内存储器简称内存，也可称为主存，设在主机内部。而磁盘磁带等存储设备设在主机外部，属外存储器，简称外存或叫辅助存储器或辅存。,分类,1、按存储介质分 半导体、磁表面、光存储器2、按存取分内存随即存储器RAM只读存储器ROM外存 SAM顺序存储器（磁带）DAM直接存储器（磁盘）,4.1.2 存储器的分类,4
3、.1.3 存储器的性能指标,存储容量 存储容量是指一个功能完备的基本存储体能汇集的最大二进制信息量。容量=主存储器存储单元总数存储字长,4.1.3 存储器的性能指标,存取时间和存取周期 信息存入存储器的操作叫写操作。从存储器取出信息的操作叫读操作。读、写操作统称做“访问”。从存储器接收到读（或写）申请命令到从存储器读出（或写入）信息所需的时间称为存储器访问时间（Memory Access Time）或称存取时间，用表示TA。存取周期指存储器能进行连续访问所允许的最小时间间隔，用表示TM。频宽：存储器被连续访问时，每秒钟传送信息的位数用BM表示，单位：位秒。W为存储器的数据宽度,4.1.3 存储
4、器的性能指标,价格设C是具有S位存储容量的存储器总价格，则P表示每位价格。总价格C与存储器容量S成正比，还与存取时间或存取周期成反比 可靠性 存储器的可靠性是指在规定时间内存储器无故障工作的情况，一般用平均无故障时间衡量。平均无故障时间（MTBF）越长，表示存储器的可靠性越好。,4.1.4 存储器的层次结构,分层原因衡量存储器有三个指标：容量,速度和价格/位。用单一的存储器很难同时满足三个指标。因为存取时间越短，每位的价格就越高；容量越大，每位的价格就越低；容量越大，存取时间就越长。这必须用存储系统来实现。存储系统不是硬件的简单堆积，是硬件与软件相结合的方法连接起来成为一个系统。这个系统对应用
5、程序员透明，并且，从应用程序员看它是一个存储器，这个存储器的速度接近速度最快的那个存储器，存储器容量与容量最大的那个存储器相等或接近，单位容量的价格接近最便宜的那个存储器。,4.1.4 存储器的层次结构,分层存储的信息当前正在被CPU使用的现行程序、必要的操作系统或经常被CPU使用的或实时性要求很高的“活跃”程序分布在容量有限但速度很快、每位价格较高的主存里 曾被使用过并暂时不会被使用或只有特殊情况出现时才会使用的或相当时间范围内不会被使用的属于“静止、待命”的程序放在容量大但速度慢、每位价格较低的辅助存储器上,4.1.4 存储器的层次结构,分层结构,分层结构,1、主存-辅存 解决存储器的容量
6、2、CACHE-主存 解决存储器速度,CH 4 存储器与存储系统,4.1 存储器概述4.2 主存储器4.2.1 主存储器的基本结构和操作4.2.2 半导体随机存储器4.2.3 主存扩展4.3 并行存储器4.4 虚拟存储器4.5 高速缓冲存储器（Cache）4.6 存储保护,4.2.1 主存储器的基本结构和操作,主存基本结构存储体阵列 地址译码驱动系统读写控制与输入/输出电路,4.2.1 主存储器的基本结构和操作,读操作：存储器CPUCPU把信息字的地址送到AR,经地址总线送往主存储器.CPU发读(Read)命令.CPU等待主存储器的Ready回答信号,Ready为 1,表示信息已读出经数据总线
7、,送入DR写操作：CPU存储器CPU把信息字的地址送到AR，经地址总线送往主存储器,并将信息字送往DR.CPU发写(Write)命令.CPU等待主存储器的Ready回答信号,Ready为 1,表示信息已从DR经数据总线写入主存储器,主存储器基本操作,4.2.1 主存储器的基本结构和操作,存储体阵列存储体中的信息均是0、1代码。能存取并保持0、1代码的元件叫记忆元件或叫记忆单元。一个记忆元件只能存储1位二进制数。若干记忆元件便组成一个存储单元。一个存储单元含1个或若干个字节的二进制信息。存储单元的集合就是存储体。一个存储单元的每个二进位必须并行工作，同时读出或同时写入信息，所以存储单元按行、列排
8、列成十分规整的阵列。表示：存储单元*字长,4.2.1 主存储器的基本结构和操作,存储体阵列（字：地址 位：数据）,4.2.1 主存储器的基本结构和操作,地址译码驱动系统地址译码器：某一个时刻只有一条字选线是高电平，其余为低电平。,4.2.1 主存储器的基本结构和操作,地址译码驱动系统地址译码系统设计每一个存储单元由一条字选线驱动的存储体叫一维编址存储阵列，或叫单译码结构存储器。在存储容量很大时会因字选线过多致使存储器内部线路过于庞杂而不实用。二维地址存储阵列：一个存储单元的地址被分成两部分，分别经x、y译码器译码，在x方向上行选线输出有效，激励了第i行所有的存储单元，但是在列方向上，只有yj选
9、线有效，打开第yj列的位控门，所以只有坐标位置处于（xi,yj）的那个存储单元能通过第j列上位控门并经过 IO电路和存储器外部交换信息。,4.2.1 主存储器的基本结构和操作,4.2.1 主存储器的基本结构和操作,读写控制与输入/输出电路,4.2.2 半导体随机存储器,SRAMT1T4组成2个反相器，交叉耦合组成触发器。T5，T6是读、写控制门。字选择线传送读、写信号。单元未选中，字线低电位，位线高电位，T5、T6截止，触发器与位线断开，存储单元保持读：字线来高电位。若原来是1态(T1通，T2止)，电流从位线1经T5流向T1，在位线1上产生负脉冲。若原来是0态(T2通，T1止)，电流从位线2经
10、T6流向T2，在位线2上产生负脉冲。写：位线1低电位、位线2高电位，字线来高电位。位线2通过T6向T1栅极充电，T1通；而T2栅极通过T5和位线1放电，T2止；写入1。写0时位线1高电位、位线2低电位。,4.2.2 半导体随机存储器,动态存储器单管存储单元写入:字线为高电平,T导通,写1:数据线为低电平,VDD通过T对Cs充电写0:数据线为高电平,Cs通过T放电读出:数据线预充电至高电平;当字线出现高电平后,T导通,若原来Cs充有电荷,则Cs放电,使数据线电位下降,经放大后,读出为1。若原来Cs上无电荷,则数据线无电位变化,放大器无输出,读出为0.读出是破坏性的，读出后，要立即对单元重写。,T
11、,4.2.2 半导体随机存储器,Intel 2114 RAM内部结构框图,4.2.2 半导体随机存储器,DRAM动态刷新方式再生：DRAM保存信息是通过电容的充电实现的，但漏电阻的存在，使其电荷会逐渐漏掉，从而使存储的信息丢失。因此，必须在电荷漏掉以前就进行充电，这充电过程称为再生，或称为刷新。刷新的最短间隔称为“刷新周期”(=2ms)。刷新方式：集中刷新分布式刷新（异步刷新）专用电路刷新,4.2.2 半导体随机存储器,集中刷新：在一个刷新周期内,利用一段固定的时间,依次对存储器的所有行逐一再生,在此其间停止对存储器的读和写。例:存储器有1024行,系统工作时间为200ns，RAM刷新周期为2
12、ms。这样，一个刷新周期内共有10000个工作周期，其中用于再生的是1024个工作周期，用于读和写为8976个工作周期.分布式刷新：采取在2ms时间内分散地将1024行刷新一遍的方法.具体做法是将刷新周期除以行数,得到两次刷新操作的时间间隔。上例中,2ms除以1024等于1953ns,即每隔1953ns产生一次刷新请求.,4.2.3 主存扩展,半导体RAM芯片的另一个特点是芯片容量有限但规格很多，容量、字长各不相同。使用者能方便地选取适当芯片采用位并联或地址串联的方法扩大字长和寻址范围，组成任意容量的存储器，十分灵活。主存扩展方式：并联RAM组织（位扩展）串联RAM组织（字扩展）字位扩展并与C
13、PU连接,4.2.3 主存扩展,位扩展连接举例,4.2.3 主存扩展,位扩展对数据位进行扩展（并联），加大字长方法：ADR、/CS、/WE并联，Data拼接,4.2.3 主存扩展,字扩展对地址空间进行扩展（串联），增加存储器中存储单元数量方法：ADR、Data、/WE并联，由/CS区分各芯片的地址范围,4.2.3 主存扩展,字扩展连接举例,4.2.3 主存扩展,字位扩展存储器总容量：M*N芯片容量：L*K所需芯片数：M/L*N/K先进行位扩展,再字扩展,最后与CPU连接低位地址线、数据线直接相连高位地址线经译码后产生片选信号/CS控制总线组合形成读/写控制信号/WE或R/W,4.2.3 主存扩
14、展,字位扩展连接举例,访存控制信号,存储器总容量：4K*8位芯片容量：1K*4位所需芯片数：4K/1K*8位/4位,CH 4 存储器与存储系统,4.1 存储器概述4.2 主存储器4.3 并行存储器4.3.1 并行访问存储器4.3.2 交叉访问存储器4.4 虚拟存储器4.5 高速缓冲存储器（Cache）4.6 存储保护,4.3.1 并行访问存储器,实现方法：增加存储器的字长。优点：实现非常简单、容易。缺点：访问的冲突大。解决方法：设计n个独立的地址寄存器和n套读写控制逻辑。,4.3.2 交叉访问存储器,交叉访问存储器通常有两种工作方式地址码高位交叉：扩大存储器容量。主存储器通常都是采用高位交叉编
15、址方法构成的。地址码低位交叉：提高存储器速度。只有低位交叉存储器才能有效地解决访问冲突问题。,4.3.2 交叉访问存储器,高位交叉访问存储器的结构,4.3.2 交叉访问存储器,低位交叉访问存储器的结构,CH 4 存储器与存储系统,4.1 存储器概述4.2 主存储器4.3 并行存储器4.4 虚拟存储器4.4.1 虚拟存储器工作原理4.4.2 地址的映象与变换4.4.3 加快内部地址变换的方法4.4.4 页面替换算法4.5 高速缓冲存储器（Cache）4.6 存储保护,存储器结构,1、容量-虚拟存储器2、速度-CACHE 3、价格,4.4.2 地址的映象与变换,虚拟存储器中有三种地址空间，虚拟地址
16、空间，也称虚存空间或虚拟存储器空间，它是应用程序员用来编写程序的地址空间，这个地址空间非常大。主存储器的地址空间，也称主存地址空间、主存物理空间或实存地址空间。辅存地址空间，也就是磁盘存储器的地址空间。与这三种地址空间相对应，有三种地址虚拟地址（虚存地址、虚地址）主存地址（主存实地址、主存物理地址）磁盘存储器地址（磁盘地址、辅存地址）。,4.4.2 地址的映象与变换,地址映象是把虚拟地址空间映象到主存地址空间，就是把用户用虚拟地址编写的程序按照某种规则装入到主存储器中，并建立多用户虚地址与主存实地址之间的对应关系。地址变换则是在程序被装入主存储器之后，在实际运行时，把多用户虚地址变换成主存实地
17、址（内部地址变换）或磁盘存储器地址（外部地址变换）。,地址的映象与变换,程序装入程序读取,根据所采用的地址映象和地址变换方法不同，有段式虚拟存储器页式虚拟存储器段页式虚拟存储器,4.4.1 虚拟存储器工作原理,段式虚拟存储器,段是利用程序的模块化性质,按照程序的逻辑结构划分成的多个相对独立部分.段作为独立的逻辑单位可以被其他程序段调用,这样就形成段间连接,产生规模较大的程序.一般用段表来指明各段在主存中的位置,每段都有它的名称、段起点、段长等.段表本身也是主存储器的一个可再定位段,1.段式虚拟存储器,把主存按段分配的存储管理方式称为段式管理。每一道程序（或一个用户、一个进程等）由一张段表控制，
18、每个程序段在段表中占一行。段表的内容主要包括段号（或段名）、该程序段的长度、在主存中的起始地址等三个字段。,1.段式虚拟存储器,段式虚拟存储器的地址映象,1.段式虚拟存储器,段式虚拟存储器的地址变换,段表本身也是一个段，一般常驻在主存储器中。如果段表太长，也可以把暂时不用的一部分段表放在磁盘存储器中，当需要时再把有用的段表调入主存储器。,二.段式虚拟存储器,虚拟存储器的管理按程序段为单位进行管理。,程序空间 大小 段1 1K 段2 2K 段3 3K 段4 1K 段5 2K,段 表,主存空间 地址,设主存空间8K,二.段式虚拟存储器,段式虚实地址转换,二.段式虚拟存储器,把主存按段分配的存储管理
19、方式称为段式管理.段式管理系统的优点是段的分界与程序的自然分界相对应;段的逻辑独立性使它易于编译,管理,修改和保护,也便于多道程序共享.其缺点是容易在段间留下许多空余的零碎存储空间不好利用,造成浪费.,1.段式虚拟存储器,优点：程序的模块化性能好便于程序和数据的共享程序的动态链接和调度比较容易便于实现信息保护缺点：地址变换所花费的时间比较长主存储器的利用率往往比较低,2.页式虚拟存储器,页式管理系统的信息传送单位是定长的页，主存的物理空间也被划分为等长的固定区域，称为页面。只要主存有空白页面就可以调入新页。可能造成浪费的是程序最后一页的零头，是不能利用的页内空间，它比段式管理系统的空间浪费要小
20、得多。页的大小通常指定为0.5KB的整倍数。目前在一般计算机系统中，一页的大小通常为116KB。,三.页式虚拟存储器,某个程序有5页(逻辑页号04),各页分别装入主存不连续的页面位置,用页表记录逻辑页号及其所对应的实主存页号,页表是由操作系统建立的.图中页号0,1,3已分配实主存空间,所以装入位为“1”.,三.页式虚拟存储器,在页式虚拟存储系统中,把虚拟空间分成页,主存空间也分成同样大小的页,称为实页或物理页,而把前者称为虚页或逻辑页.假设虚页号为0,1,2,m,实页号为0,1,2,l,显然有ml.由于页的大小都取2的整数幂个字,所以,页的起点都落在低位字段为零的地址上.可把虚拟地址分为两个字
21、段,高位字段为虚页号,低位字段为页内字地址.虚拟地址到主存实地址的变换是由页表来实现的.在页表中,对应每一个虚存页号有一个表目,表目内容至少要包含该虚页所在的主存页面地址(页面号),用它作为实(主)存地址的高字段;与虚拟地址的字地址字段相拼接,就产生完整的实主存地址,据此访问主存.,三.页式虚拟存储器,图7.14 页式虚拟存储器结构,三.页式虚拟存储器,通常,在页表的表项中还包括装入位(有效位),修改位,替换控制位和其他保护位等组成的控制字.如装入位为“1”,表示该虚页已从辅存调入主存;如装入位为“0”,表示对应的虚页尚未调入主存,如访问该页就要产生页面失效中断,启动I/O系统,根据外页表项目
22、中查得的辅存地址,由磁盘等辅存中读出新的页到主存中来.修改位指出主存页面中的内容是否被修改过,替换时是否要写回辅存.替换控制位指出需替换的页等.,2.页式虚拟存储器,页式虚拟存储器的地址映象,2.页式虚拟存储器,页式虚拟存储器的地址变换,2.页式虚拟存储器,地址转换举例：,2.页式虚拟存储器,优点：主存储器的利用率比较高。页表相对比较简单。地址映象和变换的速度比较快。对辅存（磁盘存储器）的管理比较容易。缺点：程序的模块化性能不好。页表很长，需要占用很大的存储空间。,3.段页式虚拟存储器,段式和页式存储管理各有其优缺点，可以采用段和页结合的段页式存储管理系统。程序按模块分段，段内再分页，出入主存
23、仍以页为信息传送单位，用段表和页表(每段一个页表)进行两级管理。段表中的每个表目对应一个段，每个表目有一个指向该段的页表的起始地址(页号)及该段的控制保护信息。由页表指明该段各页在主存中的位置以及是否已装入，已修改等标志。,3.段页式虚拟存储器,段页式虚拟存储器的地址映象,3.段页式虚拟存储器,段页式虚拟存储器的地址变换,加快内部地址变换的方法,目录表快慢表散列函数,4.4.4 页面替换算法,评价一个页面替换算法好坏的标准主要有两个，一是命中率要高，二是算法要容易实现。常用替换算法先进先出（FIFO）最近最少使用（LRU）,4.4.4 页面替换算法,例：某程序对页面要求的序列为P3P4P2P6
24、P4P3P7P4P3P6P3P4P8P4P6。设主存容量为3个页面，求FIFO和LRU替换算法时各自的命中率（假设开始时主存为空）。命中率H=命中次数/总访问次数FIFO：先进先出算法LRU：最近最少使用算法假设3个块为入出,4.4.4 页面替换算法,FIFO算法命中率3/15=20%,4.4.4 页面替换算法,LRU算法命中率6/15=40%,CH 4 存储器与存储系统,4.1 存储器概述4.2 主存储器4.3 并行存储器4.4 虚拟存储器4.5 高速缓冲存储器（Cache）4.5.1 基本工作原理4.5.2 地址映象与变换方法4.5.3 Cache替换算法及其实现4.6 存储保护,CH 4
25、 存储器与存储系统,4.1 存储器概述4.2 主存储器4.3 并行存储器4.4 虚拟存储器4.5 高速缓冲存储器（Cache）4.6 存储保护4.6.1 存储区域保护4.6.2 访问方式保护,作业：,P1084.1;4.2;4.3;4.4;4.5;4.124.7;4.8;4.9;4.10;4.13;4.204.12;4.14;4.154.16;4.17;4.18;4.214.22;4.24;4.25;4.26,要点：,SRAM、DRAM刷新、刷新周期存取时间、存储周期相联存储器时间局部性、空间局部性、命中率实地址、虚地址段表、页表存储系统结构直接映像、全相联映像、组相联映像虚拟存储器段式虚拟存储器、页式虚拟存储器、段页式虚拟存储器,原理：,CACHE虚拟存储器分层结构刷新分类替换算法分类习题 扩展方法,
