《半导体存储器和PL.ppt》由会员分享，可在线阅读，更多相关《半导体存储器和PL.ppt（47页珍藏版）》请在三一办公上搜索。
1、第5章 半导体存储器及PLD,基本要求：1.熟悉半导体存储器的分类 2.了解半导体存储器的电路结构和基本原理 3.熟悉存储器容量的扩展方法 4.熟悉可编程逻辑器件基础 5.了解通用阵列逻辑GAL 6.了解CPLD、FPGA的基本构成和特点,5.1 半导体存储器的类型：,1.只读存储器ROM(Read-Only memory)ROM PROM EPROM E2PROM FEPROM2.随机存取存储器RAM（Random Access Memory）SRAM DRAM,5.2 只读存储器（ROM）,（1）从制造工艺上分：二极管ROM、双极型ROM、单极型ROM,5.2.1 ROM的类型：,特点：电
2、路简单可靠性高抗干扰能力强存储内容固定容量小功耗较大,Y=Y3Y2Y1Y0当AB=00时，Y=0100当AB=01时，Y=0010当AB=10时，Y=0001当AB=11时，Y=1000,5.2 只读存储器（ROM）,（2）按内容存入方式：固定ROM，又称为掩膜ROM可编程ROM：PROM一次可编程存储器；EPROM：光可擦除可编程存储器；E2PROM：电可擦除可编程存储器；Flash Memory：快闪存储器。,5.2.1 ROM的类型：,（1）PROM结构示意图（编程前）,熔丝连通代表1,或门矩阵,44 Bit PROM,5.2.2 ROM 的工作原理,（2）EPROM存储数据的基本原理,
3、采用浮栅技术生产的可编程存储器存储单元采用N沟道叠栅MOS管(SIMOS),电写入，光擦除,5.2.2 ROM 的工作原理,（3）E2PROM存储数据的基本原理,采用浮栅技术生产的可编程存储器，也称为隧道MOS管；可重复擦写10000次以上；电写入电擦除,5.2.2 ROM 的工作原理,（4）快闪（Flash)存储器基本原理,这种存储单元的MOS管结构与SIMOS管类似,更宽,更薄,5.2.2 ROM 的工作原理,5.2.3 ROM 的结构,ROM的组成：,存储矩阵,地址译码器,输出控制电路,3类总线：,地址线,数据线,控制线,行列选择数据,数据总线,（1）基本组成框图,一个存储器由许多存储单
4、元组成，通常存储单元排列成矩阵形式，每个存储单元存放1位二值数据；存储器以字为单位组织内部结构，l个字含有若干个存储单元，其个数称为字长；在实际应用中，常以字数和字长的乘积表示存储器的容量，存储器的容量越大，意味着存储器可存储的数据越多。,（2）存储矩阵,5.2.3 ROM 的结构,存储容量为：83241024（256个字，每字4位），排成 3232列的矩阵形式。,（2）存储矩阵,5.2.3 ROM 的结构,读写操作时通常是按字进行的，因此将一个字的存储单元编为一组，并赋予一个号码地址，不同的字单元具有不同的地址，因而字单元也称为地址单元；地址译码电路用来实现“字地址”的选择，在大容量存储器中
5、通常采用双译码结构，即将输入地址分为行地址和列地址；地址单元的个数N与二进制地址码的位数n满足关系式 N=2n,（3）地址译码,5.2.3 ROM 的结构,双译码结构,00011111,（3）地址译码,5.2.3 ROM 的结构,28C16A引脚封装,28C16A 组成框图,5.2.3 ROM 的结构,（1）用ROM实现十进制数码显示电路,5.2.4 ROM 的应用举例,这些单元不用,0000地址单元的内容对应七段数码0,1001地址单元的内容对应七段数码9,（2）用ROM构成的任意波形发生器如图所示，改变ROM的内容，即可改变输出波形。当ROM的内容如表中所示时，画出输出端随CP变化的波形。
6、,正弦波信号发生器电路图,正弦波波形数据,正弦波波形发生器仿真电路图,将正弦波波形数据预存在字信号发生器中,5.3 RAM的类型和特点,按照存储机理的不同，RAM又可分为静态 RAM 简称 SRAM和动态RAM 简称DRAMRAM使用灵活、方便，可以随时从其中任一指定地址读出（取出）或写入（存入）数据RAM具有易失性，一旦失电，所存储的数据立即丢失,5.3.1 SRAM存储单元结构,5.3.2 SRAM读写条件及特点,存储单元能够进行读写操作的条件是，与它相连的行、列选择线均须呈高电平静态存储单元是由触发器构成的，写入/读出存取控制方便，只要不断电，数据能永久保存静态RAM存储单元所用的晶体管
7、数目多，功耗大，集成度受到限制,5.4DRAM存储单元,动态RAM存储数据的原理是基于MOS管栅极电容的电荷存储效应由于存在漏电流，电容上存储的数据（电荷）不能长久保存，必须定期给电容补充电荷，以避免存储数据的丢失，所以这种操作称为再生或刷新有三管动态存储和单管动态存储两种形式,5.4.1 三管动态存储单元的结构,存储单元是以MOS管T2的栅极电容C为基础构成的，数据存于C中。,若电容C充有足够的电荷，使T2导通，则为逻辑0，否则为逻辑1,存储单元,写入刷新控制,（1）存储单元 的存储原理,（2）存储单元 的选择,图中行、列选择线 Xi、Yj均为高电平时，存储单元被选中,=1,=1,=1时进行
8、读操作，同时进行刷新操作。0时进行写操作，同时进行刷新操作。,（3）存储单元刷新,刷新操作也可以通过只选通行选择线来实现即,此时Xi有效的整个一行存储单元被刷新,由于列选择线Yj无效，因此数据不被读出,单管动态存储单元,为了提高集成度，目前大容量动态RAM的存储单元普遍采用单管结构。,存储单元,门控管,分布电容,单管动态存储单元的读写,读出数据时：CSCWVS VW=VS CS/（CSCW）因此，需经读出放大器对信号放大。每次读出后，必须及时对读出单元刷新,5.5RAM的基本结构,存储器的组成：,存储矩阵,地址译码器,I/O控制电路,具有3类总线：,地址线,数据线,控制线,行列选择数据,数据总
9、线,输入/输出控制电路,片选信号线,读/写控制信号线,输入输出信号线,数据信号线,当CS=1时,0,0,高阻态,存储器不工作,输入/输出控制电路,0,当CS=0时，芯片选通,=1,打开,1,输入/输出控制电路,当CS=0时，芯片选通,=0,打开,写操作,1,打开,输入/输出控制电路,5.6RAM存储容量的扩展,单个存储器芯片常常不能满足存贮容量的要求，因此必须把若干个存储器芯片连接在一起，以扩展存储容量；存储器的字数通常采用K、M或G为单位，其中1K=210=1024，1M=220=1024K，1G=230=1024M；扩展存储容量分为增加字长和增加字数两种。,请见P259 习题55-3,P2
10、59 5-3 下列存储器各有多少条地址线？每片存储器最多可以存储多少字节？（1）1282 BIT（2）5124 BIT（3）2k4 BIT（4）4k1 BIT（5）1M1 BIT（6）2M8 BIT,7条地址线，最多存储32字节,9条地址线，最多存储256字节,11条地址线，最多存储1k字节,12条地址线，最多存储512字节,20条地址线，最多存储128k字节,21条地址线，最多存储2M字节,常规RAM芯片字长有1、4、8、16、32位等；实际使用时，当字长超过RAM芯片的字长时，需要对RAM实行位扩展；位扩展可以通过并联芯片来实现；所谓并联就是将地址线、读/写线和片选信号对应地并联在一起，而
11、各个芯片的数据I/O作为整个字的各个字的位线。,字长(位数)的扩展的方法,用4个4K4位RAM构成的4K16位存储系统,字长(位数)的扩展的方法,字数的扩展的方法,利用外加译码器，控制存储器芯片的片选输入端来实现；利用外加译码器的输入端提供存储器扩展所需要的地址线；译码器的输出分别连接到RAM的片选信号控制端CS，以此保证输入一个地址时，只有一片RAM被选中；各个RAM的读/写线被连接到一起；各个RAM的数据线同样被连接到一起。,用4个8K8位RAM扩展为32K8位的存储系统,74139,字数的扩展的方法,32K8位存储器系统的地址分配表,32K8位存储器系统的地址分配表(续),MCM6264
12、 Motorola,是8K8位的SRAM20引脚塑料双列直插封装,MCM6264逻辑结构图,A0A12为地址输入DQ0DQ7为数据输入/输出W为写允许G为输出允许E1、E2为片选,MCM6264功能表,P260 5-4 用128 1BIT的RAM扩展成256 4BIT的存储器需要采用何种方式进行扩展？画出扩展路逻辑图。,答：采用字长扩展与字数扩展相结合的方法,扩展电路如下图：,P260 5-5 4片16 4 BIT RAM和逻辑门构成的电路如图5-40所示。是回答：（1）单片RAM的存储容量，扩展后的RAM总容量？（2）图中电路属于何种扩展？（3）当地址码为00010110时，RAM0RAM3的哪几片被选中？,答：16 4 BIT，32 8BIT,答：字长扩展+字数扩展相结合,答：RAM2和RAM3 被选中。,
