《存储器、存储管理和高速缓存技术.ppt》由会员分享，可在线阅读，更多相关《存储器、存储管理和高速缓存技术.ppt（79页珍藏版）》请在三一办公上搜索。
1、微机原理,第4章 存储器、存储管理和高速缓存技术,本章重点:,存储器在微型机系统中的连接、宽度扩充和字节扩充 微型机中存储器的层次化结构32位微型机系统中的内存组织高速缓存的全相联、直接映象和组相联三种组织方式高速缓存的数据更新方法高速缓存控制器的功能,4.1 存储器和存储器件,4.1.1 存储器的分类 存储器根据用途和特点可以分为两大类：(1).内部存储器，简称为内存或主存 快速存取 容量受限制(2).外部存储器，简称为外存容量大速度慢,半导体存储器的分类,双极型RAM 随机存储器(RAM)SRAM MOS型RAM DRAM,PROM 只读存储器(ROM)EPROM EEPROM主存储器 快
2、擦型存储器,4.1 存储器和存储器件,4.1.2 微型计算机内存的行列结构字节为基本单位常用单位有KB、MB、GB和TB1KB1 024B1MB1 024KB1GB1 024MB1TB1 024GB,32行32列矩阵和外部的连接,4.1 存储器和存储器件,4.1 存储器和存储器件,4.1.3 选择存储器件的考虑因素 易失性 只读性 存储容量 速度 功耗,4.1.4 随机存取存储器RAM,主要特点:既可读又可写 分类：RAM按其结构和工作原理分为：静态RAM即SRAM动态RAM即DRAM,SRAM和DRAM,SRAM速度快不需要刷新片容量低功耗大 DRAM 片容量高需要刷新,4.1.5 只读存储
3、器ROM,ROM的特点：只许读出不许写入 ROM器件的优点：结构简单，所以位密度高。具有非易失性，所以可靠性高,ROM的分类,根据信息的设置方法，ROM分为5种：掩膜型ROMMOS型双极型 可编程只读存储器PROM可擦除可编程只读存储器EPROM可用电擦除的可编程只读存储器E2PROM闪烁存储器（flash memory）,闪烁存储器的特点：,非易失性可靠性高速度大容量擦写灵活性,4.2 存储器在系统中的连接,4.2.1 存储器和CPU的连接考虑 高速CPU和较低速度存储器之间的速度匹配问题。CPU总线的负载能力问题。片选信号和行地址、列地址的产生机制。,存储器的寻址方法存储器芯片与CPU地址
4、总线连接时，要根据内存的地址分配连接，以实现CPU在某一时刻只能唯一地选中某一内存单元，这称为寻址。要完成寻址功能必须进行两种选择：首先要选择存储器芯片，这称为片选。然后再从该芯片中选择出某一存储单元，这称为字选。,片选,字选,4.2 存储器在系统中的连接,4.2.2 存储器芯片片选信号的构成方法：全译码法部分译码法线选法,线选法,D0D7,CPU,A0A9,A10,A11,D0D7,1KBROM,_CE,A0A9,D0D7,1KBRAM,_CE,A0A9,特点简单 地址可能重叠 地址不连续,D0D7,CPU,A0A9,A11,D0D7,1KBROM,_CE,A0A9,D0D7,1KBRAM,
5、_CE,A0A9,部分译码法,译码器,特点地址重叠地址连续,全译码法,D0D7,CPU,A0A9,A11,D0D7,1KBROM,_CE,A0A9,D0D7,1KBRAM,_CE,A0A9,译码器,A10,A12,A13,A14,A15,特点地址唯一,不重叠地址连续,SRAM的连接举例,图 16Kb8静态RAM模块,存储模块,总线驱动器及外围电路,数据总线驱动器,地址总线驱动器,4个芯片的数据端并接,低电平，写入高电平，读出,4.2.3 DRAM和DRAM控制器的使用举例,动态RAM控制器8203和2164的连接关系,64K1b,行地址与列地址共用引脚,行地址选通信号,列地址选通信号,写信号,
6、写信号,DRAM控制器,片选,读/写周期开始,读：数据有效写：已完成写操作,外部刷新请求信号，可从外部控制刷新定时。,引入时钟信号,4.2.4 存储器的扩充,（1）存储器容量的扩充体现在两方面：数据宽度的扩充 字节数的扩充（2）数据宽度扩充和字节数扩充的方法,4.2.4 存储器的扩充,数据宽度的扩充：当使用的存储器芯片单元数目符合要求，但每单元的位数较少时，需要进行这种扩充。例如，使用(1K1)扩充1KB存储系统，就需要进行位扩充。,4.2.4 存储器的扩充,例：用2012(1k1位)组成1K8位RAM,D7D0,4.2.4 存储器的扩充,数据宽度扩充的方法各芯片的数据线分别接到数据总线的各位
7、上各芯片的地址线并接在一起，连到相应的地址总线各位；各芯片的控制线并接在一起，连到相应的控制线上,4.2.4 存储器的扩充,练习：用214(1k4位)组成1K8位RAM,D7D0,4.2.4 存储器的扩充,扩充存储器的字节容量：当使用的存储器芯片位数符合要求，但单元数目较少时，需要进行这种扩充。例如，使用6264(8K*8)扩充24KB存储系统，就需要进行字扩充。,选择以下芯片，将其扩充为24KB,D07,R/W,A012,4.2.4 存储器的扩充,扩充存储器的字节容量的方法：将各存储芯片片内地址线、数据线、读/写控制线并联，接到相应的总线上；将地址线的高位送地址译码器产生片选信号，接各存储芯
8、片的CS端，以选择芯片。,练习：利用以下芯片扩充到16KB,D07,A011,R/W,D07,R/W,A012,字位同时扩充的连接：上述两种方式的结合,1,数 D0据总线 D7,A0A9,A10,小型存储器设计的一般步骤：（1）根据系统实际装机存储容量，确定存储器在整个存储空间中位置。（2）选择合适的存储芯片。根据系统性能指标要求选择芯片类型（RAM或ROM）与型号。确定芯片数量：若存储容量为MN位，所用芯片容量为LK位，则系统字、位同时扩展需（M/L）（N/K）个芯片。（3）画地址位图。即按系统所提供地址总线对所设计存储空间进行地址编码，分出低位地址线选择片内各单元，高位地址线确定片选择译码
9、逻辑。（4）画出所设计存储器原理图，需要时指明每片地址范围。图中包括地址线连接及译码电路、数据线连接、读/写控制线连接及其控制逻辑电路等。,例：用全译码法设计一个12KB的主存储器系统。其低8KB为EPROM芯片，选用2片4K8的2732A芯片。高4KB为SRAM芯片，选用两片2K8位的6116芯片。主存储器系统的地址范围为0000H2FFFH。系统提供16为地址线、8根数据线。系统需要2片2732，2片6116。2732有12条地址线，6116有11条地址线，因此除了使用74LS138外，还需要一些辅助电路来形成片选信号。根据题意，各存储器芯片的地址范围如下：2732（1）：0000H0FF
10、FH2732（2）：1000H1FFFH6116（1）：2000H27FFH6116（2）：2800H2FFFH 画地址位图，以获得译码关系和每片地址范围。画连接图,_CE,D0D7,CPU,A0A11,A12,A13,A14,A15,_MREQ,_RD,_WR,VCC,A11,1,1,1,在逻辑上验证所设计的连接线是正确的：首先应保证，当执行读/写指定地址范围内的内存单元的操作时，确实能选中该芯片和该单元。其次，应保证当没有执行读/写指定地址范围内的内存单元的操作时，特别是此时访问的地址在系统中确实对应了某个物理器件，确实不会选中该芯片和该单元。,完成该图中地址线、数据线和控制线的连接，要求
11、EPROM的地址从1000H开始，RAM的存储空间与EPROM的存储空间连续，EPROM为低地址，RAM为高地址。扩充后RAM的地址范围是多少？EPROM的地址范围是多少？扩展的存储空间共有多少个字节？,CBA,4.3 存储器的体系结构,4.3.1 层次化的存储器体系结构 1 层次化总体结构 层次化:把各种速度不同、容量不同、存储技术也可能不同的存储设备分为几层，通过硬件和管理软件组成一个存储空间。层次化的优点：解决了容量、速度与价格之间的矛盾。,存储器的层次化总体结构,价格,高,低,容量,小,大,速度,快,慢,2 内存的分区结构,内存分为：1.基本内存区(conventional memor
12、y):基本内存区主要供DOS操作系统使用2.高端内存区(upper memory):高端内存区留给系统ROM和外部设备的适配卡缓冲区使用3.扩充内存区:扩充内存区早先是在16位微型计算机系统中为了扩大内存空间而采用的技术，扩充内存区通过在总线槽上插内存扩充卡来扩大内存空间，最大扩充容量为32MB。扩充内存实际上是CPU直接寻址范围以外的物理存储器，对于16位CPU来说，直接寻址的内存空间为1MB，1MB之外的内存区即为扩充内存。3.扩展内存区(extended memory):扩展内存是32位微型计算机系统中才有的内存区，这是指1MB以上，但不是通过内存扩充卡映射来获得的内存空间，扩展内存在3
13、2位CPU的寻址范围内，其大小随具体系统的内存配置而定。,4.3.2 计算机系统的内存组织,1 16位微机系统的内存组织 8086用20位地址总线寻址1MB存储空间，由两个存储体组成：奇地址存储体偶地址存储体16位CPU对存储器的访问分为：按字节访问按字访问,16位微机系统的内存组织,2.32位微机系统的内存组织,4.4 Pentium的虚拟存储机制和片内两级存储管理,Pentium对多任务操作系统的支持硬件上提供了良好的条件支持容量极大的虚拟存储器，并且采用了片内两级存储管理,4.4.1 虚拟存储技术和三类地址,虚拟存储技术物理存储器：由地址总线直接访问的存储空间，其地址称为物理地址虚拟存储
14、器：程序使用的逻辑存储空间虚拟存储机制：由主存储器、辅助存储器和存储管理部件共同组建。通过管理软件，实现主存和辅存的密切配合。,虚拟存储器机制（1）,2万名学生,5千个座位,虚拟存储器机制（2）,由于程序的两个局部性原理，在一个时刻，程序只在一个比较小的范围内运行。所以我们把程序可能用到的整个存储空间分成一个个相同大小的页(班级)，只把其中的一些页放在主存（教室）中，而其它的页则等需要时再建，或放在辅存(寝室)中。同时建立一个页表（课程表），对应于每一页，如果该页在主存中，则页表记录它在主存中的地址；如果不在主存中，则在页表上作不在主存的标记。,虚拟存储器机制（3）,现在假设我们想按学号找一个
15、同学在教室谈话。先按学号查出来是哪个班的，查课程表，看该班是否在教室。在，直接按位置找到；不在，要先找个不上课的班赶回寝室，把要找女生所在的班调到教室，再按位置找那个同学。,虚拟存储器机制（4）,当程序需要调用某个存储单元（同学）的内容时，先根据它的线性地址（学号），算出其所在的页（班级）。查页表（课程表），看是不是在主存（教室）中？如果在，则直接存取。如果查到页表上是不在的标记，要把主存中的某一页换到磁盘（寝室）上，把要访问的那个单元所在的页调入主存，再进行存取。,段式虚拟存储和页式虚拟存储（1）,段式虚拟存储机制：主存按段来划分特点：段的长度不固定每个段都是受到保护的独立空间优点：段和程序
16、模块相对应，易于管理和维护缺点：各段长度不一，存储空间分配不便；容易在段间留下碎片式存储空间，造成存储器浪费和效率降低,段式虚拟存储和页式虚拟存储（2）,页式虚拟存储：按页来划分主存特点：所有页面大小固定页的起点和终点也固定（分实页和虚页）支持虚拟存储优点：充分利用存储器缺点：不便于和模块化程序相衔接Pentium中采用段页式虚拟存储机制,逻辑地址、线性地址和物理地址（1）,逻辑地址：程序员所看到的地址程序员编写源程序中所使用的地址48位，含16位的选择子和32位的偏移量选择子对应于段基址，该地址指向一个段空间，逻辑地址中的偏移量则指向此段中的某字节,逻辑地址、线性地址和物理地址（2）,线性地
17、址：由段选择子和偏移地址转换而来由32位的段基址与32位的偏移量相加而成段基址由段描述符中得到分3个字段来体现其功能物理地址：与芯片上的引脚对应 程序不能直接对物理地址存储器进行寻址分页部件将线性地址转换成物理地址。如果段内不分页，则线性地址即为物理地址,4.4.4 逻辑地址转换为线性地址,48位逻辑地址,段选择子,偏移量,16位,32位,索引,TI,PRL,13位,1位,2位,32位段基址全局描述符表GDT,+,表基址,64位,TI=0,32位段基址局部描述符表LDT,+,表基址,64位,TI=0,8,8,段基址,32位,线性地址,32位,+,4.4.2 分段管理,把有关段的信息，即段基址、
18、界限、访问属性全部放在一个称为段描述符的8字节长的数据结构中，并把系统中所有的描述符编成表，以便硬件查找和识别描述符表的优点：可大大扩展存储空间可实现虚拟存储可进行多任务隔离,4.4.5 分页管理,页组：多个页面构成一组页组目录项和页表项,AVL,PCD,PWT,U/S,W/R,对应的页是否在主存中,供操作系统记录页的使用情况,脏位，用于记录该页从磁盘调入内存后是否有写入操作,对应页在某时间段内是否被访问过,Cache页禁止位,页透明写,用户/系统位,可读/写位,线性地址转换为物理地址,页组目录项索引,页表项索引,页内偏移量,CR0,CR2,CR3,控制寄存器,31,22,21,12,11,0
19、,32位线性地址,页组目录项,4KB1024项,页表项,4KB1024项,页组目录项表,页表,主存储器,+,页组目录项表基地址,页组目录项地址,4,10位,+,页表基地址,页表项地址,4,10位,1页,+,页基址,物理地址,12位,31,0,0,0,31,31,4.5 高档微机系统中的高速缓存技术,4.5.1 Cache概述时间区域性空间区域性,4.5.2 高速缓存的组织方式,按照主存和高速缓存之间的映像关系，高速缓存有三种组织方式。即：全相联方式：主存中的一个区块可能映像到Cache中的任何一个地方。直接映像方式：主存中的区块只能映像到Cache中对应的一个地方。组相联方式：主存中的一个区块
20、能映像到Cache的有限的但不是固定的地方。,高速缓存的三种组织方式,全相联Cache,直接映象Cache,组相联Cache,4.5.3 高速缓存的数据更新方法,同样一个数据可能既存在于高速缓存中，也存在于主存中。当数据更新时，可能前者已更新，而后者未更新。有多个部件可访问主存时，主存的一块可能对应于多个高速缓存中的各一块，于是，就会产生主存中的数据被某个总线主部件更新过，而某个高速缓存中的内容未更新，这种情况也会导致主存和高速缓存的数据不一致。,1.数据丢失问题,解决方法：通写式:CPU把数据写入Cache时，Cache控制器也立即把数据写入主存对应的位置。简单，但速度慢。缓冲通写式：主存和
21、Cache之间加一个缓冲器，每当Cache中的数据更新时，也对主存作更新。要写入主存的数据先存在缓冲器中，在CPU进入下一个操作时，缓冲器中的数据写入主存。速度相对较高 回写式：Cache每一个区块的标记中都设置一个更新位，CPU对Cache中的一个区块写入后，如未更新相应的主存区块，则更新位置1.效率提高，但Cache控制器较复杂。,2.数据过时问题,解决方法：总线监视法：如果其他部件将数据写到主存，Cache中相应的区块标为“无效”。硬件监视法:外加硬件电路，Cache本身能观察到主存中已映象区块的所有存取操作。局部禁止高速缓存法：在主存中划出一个各部件共享区，该区域内容永远不能取到Cac
22、he.Cache清除法:Cache中所有已更新的数据写回到主存，同时清除Cache中的所有数据。,4.5.4 高速缓存控制器82385,高速缓存控制器82385的管理体现于以下几方面：高速缓存和主存的映像关系处理未命中高速缓存时的处理高速缓存的数据更新,1.82385控制的直接映像方式高速缓存系统,82385工作于直接映像方式时高速缓存目录、高速缓存及主存之间的关系:,直接映像方式下82385从高速缓存中选1个区块,2 82385控制的双路组相联方式高速缓存子系统,82385工作于双路组相联方式时高速缓存目录、高速缓存及主存之间的关系图:,双路组相联方式下，82385从高速缓存中选个区块,4.5.6 影响Cache性能的因素,Cache芯片的速度Cache的容量Cache的级数Cache的组织方式Cache行的大小Cache对主存的回写方式,综合训练题2,内容：总结微型计算机中存储技术的技术进步，从中了解存储技术的发展方向和趋势。要求：个人独立完成，提交PPT及相关文字说明一份。于10月26日前交至学习委员处，过期不候,本章内容到此结束！,谢谢！,2164组成原理图,两个局部性原理,1、时间局部性：是指若一条指令被执行，则在不久的将来，它可能再被执行。2、空间局部性：是指一旦一个存储单元被访问，那它附近的单元也将很快被访问。,
