《算机组成原理与汇.ppt》由会员分享，可在线阅读，更多相关《算机组成原理与汇.ppt（44页珍藏版）》请在三一办公上搜索。
1、第2篇 计算机系统分层结构,在本篇用3章分三个层次，即微体系结构层、指令系统层和汇编语言层讨论计算机系统的组成。微体系结构层是具体的硬件层次，可看作是指令系统的解释器。指令系统层是一个抽象的层次，其指令系统是一种硬件和编译器都可识别的机器语言。汇编语言层提供的语言，是将机器语言“符号化”以便于人们理解。用汇编语言编写的程序先由汇编器翻译成机器语言程序，再由微体系结构层解释执行。,第3章 微体系结构层CPU组织,在微体系结构层，是从寄存器级分析CPU的结构和功能。本章主要内容：CPU的基本组成和功能 算术逻辑部件ALU和运算方法 CPU模型机 组合逻辑控制器原理 微程序控制器原理,中央处理器CP
2、U的主要功能是从主存储器中取出指令、分析指令和执行指令，即按指令控制计算机各部件操作，并对数据进行处理。,3.1 CPU的组成和功能,3.1.1 CPU的组成,CPU通常由以下几部分构成：,控制器;,算术逻辑部件ALU;,各种寄存器;,CPU内部总线。,CPU的基本组成框图,1ALU部件与寄存器,ALU框图,（1）ALU部件,ALU的功能是实现数据的算术与逻辑运算。,ALU的输入有两个端口，分别接收参加运算的两个操作数，通常它们来自CPU中的通用寄存器或ALU总线。ALU的输出取决于对其功能的控制，当控制功能选择加、减、与、或等运算功能之一时，其输出结果将为对应的和、差、与值、或值等。,（2）
3、寄存器,CPU 中的寄存器包括存放控制信息的寄存器，如指令寄存器、程序计数器和状态字寄存器；以及存放所处理数据的寄存器，如通用寄存器和暂存器。,通用寄存器,通常CPU内部设置有一组寄存器，每个寄存器都可以承担多种用途，因此习惯上称为通用寄存器。,通用寄存器本身在逻辑上只具有接收信息、存储信息和发送信息的功能。但通过编程以及与ALU的配合可以实现多种功能，如它们可为ALU提供操作数并存放运算结果，也可用作变址寄存器、地址指针和计数器等。,暂存器,在CPU中一般要设置暂存器，主要是为了暂存从主存储器读出的数据，暂存器没有寄存器号，因此不能直接编程访问它们。,指令寄存器IR（Instruction
4、Register）,用来存放当前正在执行的一条指令。执行指令时，需根据PC中的指令地址从主存读取指令送到IR中。,程序计数器PC（Program Counter）,用以存放当前或下一条指令在主存中的地址，因此又称为指令计数器或指令指针IP（Instruction Pointer）。,状态寄存器,CPU内部设置的状态寄存器，用来存放当前程序的运行状态和工作方式，其内容称为程序状态字PSW（Program State Word），PSW是参与控制程序执行的重要依据。,2总线,所谓总线是一组能为多个部件分时共享的公共信息传送线路，它分时接收各部件送来的信息，并发送信息到有关部件。,由于多个部件连接在
5、一组公共总线上，可能会出现多个部件争用总线，因此需设置总线控制逻辑以解决总线控制权的有关问题。,CPU内部总线用来连接CPU内的各寄存器与ALU;,总线分类:,系统总线用来连接CPU、主存储器与I/O接口，它通常包括三组：数据总线、地址总线和控制总线。,按总线传送的方向可将总线分为单向总线和双向总线。,3CPU内部数据通路,CPU内部寄存器及ALU之间通常用总线方式传送数据信息。介绍两种常见的结构。,（1）单总线数据通路结构,采用单总线结构的CPU数据通路,CPU数据通路结构只采用一组内总线，它是双向总线。通用寄存器组、其他寄存器和ALU均连在这组内总线上。,CPU内各寄存器间的数据传送必须通
6、过内总线进行，ALU通过内总线得到操作数，其运算结果也经内总线输出。,（2）多组内总线结构,采用三总线结构的CPU数据通路,为了提高CPU的工作速度，一种方法是在CPU内部设置多组内总线，使几个数据传送操作能够同时进行，即实现部分并行操作。,3.1.2 指令执行过程,CPU的主要功能就是执行存放在存储器中的指令序列，即程序。,1指令的分段执行过程,任何一条指令的执行都要经过读取指令、分析指令和执行指令3个阶段。,执行阶段还可细分为:,（1）取指令,（2）分析指令,（3）执行指令,此外，CPU还应该对运行过程中出现的某些异常情况或输入/输出请求进行处理。,2指令之间的衔接方式,指令之间的衔接方式
7、有两种：串行的顺序安排方式与并行的重叠处理方式。,3.1.3 时序控制方式,执行一条指令的过程可分为几个阶段，而每一阶段又分为若干步基本操作，每一步操作则由控制器产生一些相应的控制信号实现。因此，每条指令都可分解为一个控制信号序列，指令的执行过程就是依次执行一个确定的控制信号序列的过程。,时序控制方式就是指微操作与时序信号之间采取何种关系，它不仅直接决定时序信号的产生，也影响到控制器及其他部件的组成，以及指令的执行速度。,1同步控制方式,同步控制方式是指各项操作由统一的时序信号进行同步控制。,同步控制的基本特征是将操作时间分为若干长度相同的时钟周期（也称为节拍），要求在一个或几个时钟周期内完成
8、各个微操作。在CPU内部通常是采用同步控制方式。,同步控制方式的优点是时序关系简单，结构上易于集中，相应的设计和实现比较方便。,2同步控制方式的多级时序系统,（1）多级时序的概念,在同步控制方式中，通常将时序信号划分为几级（其中包括指令周期），称为多级时序。,机器周期,节拍（时钟周期）,时钟脉冲信号,（2）多级时序信号之间的关系,三级时序信号之间的关系,（3）时序系统的组成,时序系统框图,3.1.4 指令流水线,两段指令流水线,为获得进一步的加速，流水线可以分成更多的阶段。,取指令,计算操作数地址,译码指令,写操作数,取操作数,执行指令,指令流水线操作时序图,影响流水线性能主要有以下几个因素：
9、（1）若各个阶段不全是相等的时间（2）流水线中的相关问题（3）当遇到条件转移指令时（4）当I/O设备有中断请求或机器有故障时,3.2 算术逻辑部件ALU和运算方法,算术逻辑部件ALU主要完成对二进制代码的定点算术运算和逻辑运算。,3.2.1 算术逻辑部件ALU,算术逻辑部件ALU的硬件实现涉及三个问题：,（1）如何构成一位二进制加法单元，即全加器。（2）n位全加器连同进位信号传送逻辑，构成一个n位并行加法器。（3）以加法器为核心，通过输入选择逻辑扩展为具有多种算术和逻辑运算功能的ALU。,1全加器,用半加器构成的全加器,和,进位,目前，广泛采用半加器构成全加器。,2并行加法器与进位链结构,用n
10、位全加器实现两个n位操作数各位同时相加，这种加法器称为并行加法器。并行加法器中全加器的位数与操作数的位数相同。,（1）基本进位公式,设相加的两个n位操作数为:,进位信号的逻辑式,可以看出C 由两部分组成：,我们定义两个辅助函数：,进位产生函数,进位传递函数,因此有：,（2）并行加法器的串行进位,采用串行进位的并行加法器，是将n个全加器串接起来，就可进行两个n位数相加。,由于串行进位的延迟时间较长，所以在ALU中很少采用纯串行进位的方式。但这种方式可节省器件，成本低，在分组进位方式中局部采用有时也是可取的。,3并行进位（先行进位、同时进位）,为了提高并行加法器的运算速度，就必须解决进位传递的问题
11、。方法是让各级进位信号同时形成，而不是串行形成。,这种同时形成各位进位的方法称为并行进位或先行进位，又称为同时进位。,虽然并行进位加法器的运算速度快，但这是以增加硬件逻辑线路为代价的。两种常用的分组进位结构是：,组内并行、组间串行的进位链。组内并行、组间并行的进位链。,4ALU举例,SN74181框图,（1）SN74181外特性,SN74181的一位单元,（2）SN74181内部结构,表3-1 一位ALU单元的输入选择逻辑,（3）SN74181功能表,（4）用SN74181构成16位并行进位ALU,3.2.2 定点数运算方法,数值运算的核心是指加、减、乘、除四则算术。由于计算机中的数有定点和浮
12、点两种表示形式，因此相应有定点数的运算和浮点数的运算。,1定点加减运算,（1）原码加减运算,例如，加法指令指示做（+A）+（-B），由于一个操作数为负，实际操作是做减法（+A）-（+B），结果符号与绝对值大的符号相同。同理，在减法指令中指示做（+A）-（-B），实际操作是做加法（+A）+（+B），结果与被减数符号相同。,（2）补码加减运算,补码加法运算,X+Y=X+Y,补码减法运算,XY=X+(-Y)=X+-Y,机器负数,补码运算规则 根据以上讨论，可将补码加减规则归纳如下：参加运算的操作数用补码表示。符号位参加运算。若指令操作码为加，则两数直接相加；若操作码为减，则将减数连同符号位一起变反加
13、1后再与被减数相加。运算结果用补码表示。,【例3-3】X=00110110，Y=11001101，求X+Y，X-Y。,（3）溢出判别,在什么情况下可能产生溢出?,例：设定点整数字长8位，补码表示（最高位为符号位），表示范围为-128127，运算结果超出此范围就发生溢出。,0 00111110 0001101,（1）31+13=44,0 0101100,（2）-31+（-12）=-43,0 01111110 1000010,（3）63+66=129,1 0000001,1 10000011 0111110,（4）-63+（-66）=-129,0 1111111,正溢,负溢,1 11000011
14、1110100,1 1010101,采用一个符号位判断,溢出=S+A B,采用最高有效位的进位判断,溢出=C+C=C C,采用变形补码判断(双符号位),用S、Sn分别表示结果最高符号位和第2符号位,溢出=S S,根据两个符号位是否一致来判断是否发生溢出,双符号位的含义：00 结果为正，无溢出01 结果正溢出10 结果负溢出11 结果为负，无溢出,2移位,移位操作按移位性质可分为3种类型：逻辑移位、循环移位和算术移位。,移位示意图,3定点数乘除运算,（1）无符号整数一位乘法,计算机中的乘法运算采用的方法是：将n位乘转换为n次“累加与移位”，即每一步只求一位乘数所对应的新部分积，并与原部分积作一次
15、累加，然后右移一位。,右图是无符号整数一位乘的算法流程图。图中使用了3个寄存器A、B和C。B用来存放被乘数；C存放乘数；A初值为0，然后存放部分积，最后存放乘积高位。由于乘数每乘一位该位代码就不再使用，因此用A和C寄存器联合右移以存放逐次增加的部分积，并且使每次操作依据的乘数位始终在C的最低位。乘法完成时，A与C存放的是最后乘积，其中C的内容是乘积的低位部分。,实现无符号整数一位乘法的硬件原理框图如下图所示。,图中，用进位触发器Ca保存每次累加暂时产生的进位，它的初值为0。在被乘数送入B、乘数送入C，A和Ca被置0后，控制逻辑控制乘法进入第1个节拍，这时由乘数位C0产生“加B/不加”（不加相当
16、于加0）信号，用以控制被乘数B是否与上次部分积相加产生本次部分积，然后Ca、A、C一起右移一位。重复n个节拍的操作后所得到的乘积存放在A和C中。,【例3-10】1101 1011的运算过程如图所示。,（2）无符号整数一位除法,在计算机中实现除法运算，着重要解决如何判断够减与否的问题，可以用以下两种办法：用逻辑线路进行比较判别。将被除数或余数减去除数，如果够减就执行一次减法并商1，然后余数左移一位；如果不够减就商0，同时余数左移一位。这种方法的缺点是增加硬件代价。直接做减法试探，不论是否够减，都将被除数或余数减去除数。若所得余数符号位为0（即正数）表明够减，上商1；若余数符号位为1（即负数）表明
17、不够减，由于已做了减法，因此上商0并加上除数（即恢复余数）；然后余数左移一位再做下一步。这就是恢复余数法。,通过分析恢复余数法可以发现：当余数A为正时，上商1，下一步A左移一位再减除数B，相当于执行2A-B的运算；若余数A为负，上商0，并加除数以恢复余数即A+B，下一步左移一位减去除数B，这实际相当于执行 2（A+B）-B=2A+B故在出现不够减时，并不需要恢复余数，只是下一步要进行2A+B的操作，因此称为不恢复余数法或加减交替法。其算法流程如右图所示。图中使用3个寄存器A、B和C。运算开始时，n位除数存放在B中，2n位被除数存放在A和C寄存器中。除法完成后商放在C寄存器中，余数放在A寄存器中
18、。从图中可以看出，在重复n-1次操作后，如果A中的余数为负，需要恢复余数做A+B。这一步是必需的，因为最后的寄存器A中应获得正确的正余数。,【例3-11】用不恢复余数法计算000010000011。,3.2.3 浮点数运算方法,1浮点数加减运算,设有两个浮点数：X=Mx，Y=My。要实现X+Y的运算，需要以下4个步骤才能完成。,对阶操作 对阶的规则是：阶码小的数向阶码大的数对齐,实现尾数的加（减）运算,结果规格化和判溢出,a左规,b右规,若运算结果是非规格化的数，例如尾数是11.1xx或00.0 xx形式，就需要将尾数左移，每左移一位，阶码减1，直至满足规格化条件为止（即尾数最高有效位的真值为
19、1，或尾数符与最高有效位不等），这个过程称为左规。在左规的同时应判断结果是否会下溢，即阶码小于所能表示的最小负数。,若运算结果尾数发生溢出，例如尾数为10.xxx或01.xxx形式，这并不表明浮点结果会溢出，此时需调整阶码，将尾数右移一位，阶码加1，称为右规。右规时，应判断结果是否会上溢，即阶码大于所能表示的最大正数。,舍入操作,下面举一个浮点加的实例。【例3-12】设有两个浮点数X=2 0.1101012，Y=2(-0.101011)2。,阶码 尾数X浮=11,110；00.110101Y浮=11,111；11.010101,对阶,尾数求和,规格化及判溢出,左规得,X+Y浮=11110；11
20、.10000,舍入 由于是左规，结果不需要舍入。,最后运算结果的真值为X+Y=2（-0.100000）2。,2浮点数乘除运算,（1）浮点数乘法运算,阶码相加并判溢出,尾数相乘,规格化处理,（2）浮点数除法运算,求阶差,尾数相除,预置 检测被除数是否为0，若为0则置商为0。如果除数为0，则置0除数标志，转中断处理。,尾数调整,3.2.4 十进制数加减运算,1进制转换,2直接进行十进制数运算,机器内部所处理的十进制数采用二-十进制数（BCD码）表示形式，其运算由BCD码运算指令完成。目前，计算机实现BCD码运算的方法有两种：,机器的指令系统中设有专用进行BCD码加、减、乘、除的运算指令。,先用二进制数的加、减、乘、除指令进行运算，紧接着用BCD码校正指令对运算结果进行校正。,3BCD码的加法运算,在BCD码中，每位十进制数与小于或等于9的二进制数相同，但求得的和可能大于9，因而需要校正。,
