《计算机组成原理第六章CPU的结构和功能.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理第六章CPU的结构和功能.ppt（52页珍藏版）》请在三一办公上搜索。
1、第六章 CPU的结构和功能,学时：4学时重点：掌握CPU的基本结构和基本功能,CPU的功能和组成指令周期时序产生器和控制方式,主要内容,什么是CPU？所谓中央处理器是控制计算机来自动完成取出指令和执行指令任务的部件。它是计算机的核心部件，通常简称为CPU。,CPU的功能和组成,CPU的功能 指令控制：就是保证机器按规定的顺 序执行程序操作控制：CPU管理并产生由内存取出的每条指令的操作信号，并把各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作。时间控制：对各种操作实施时间上的控制，称为时间控制。数据加工：所谓数据加工，就是对数据进行算术运算和逻辑运算处理。完成数据的加工处理，这
2、是CPU的根本的任务。,CPU的功能和组成,（2）,CPU的基本组成 中央处理器由两个主要部分控制器和运算器组成。,CPU的功能和组成,控制器 由程序计数器、指令寄存器、指令译码 器、时序产生器和操作控制器组成，它是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。控制器的主要功能有：从内存中取出一条指令，并指出下一条指令在内存中的位置。对指令进行译码或测试，并产生相应的控制信号。指挥并控制CPU，内存和I/O之间的数据流动的方向。,CPU的功能和组成,运算器 由算术逻辑单位（ALU）、累加寄存器、数据缓冲寄存器和状态条件寄存器组成，它是 数据加工处理部件。相对控制器而言，运算器接
3、受控制器的命令而进行动作，即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的，所以它是执行部件。运算器的主要功能：执行所有的算术运算。执行所有的逻辑运算。,CPU的功能和组成,CPU的功能和组成,CPU的主要寄存器,CPU的功能和组成,累加寄存器AC 累加寄存器AC通常简称为累加器，它的功能是：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。累加寄存器是暂时存放ALU运算的结果信息。显然，运算器中至少要有一个累加寄存器。,状态条件寄存器PSW状态条件寄存器保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，同时状态条件寄存器还保存中断和系统工
4、作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。因此，状态条件寄存器是一个由各种状态条件标志拼凑而成的寄存器。,CPU的功能和组成,程序计数器PC 程序计数器中存放的是下一条指令在内存中的地址。,指令寄存器IR 指令寄存器用来保存当前正在执行的一条指令。,CPU的功能和组成,地址寄存器AR 地址寄存器用来保存当前CPU所访问的内存单元的地址。由于在内存和CPU之间存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信息，直到内存的读/写操作完成为止。,缓冲寄存器DR 缓冲寄存器用来暂时存放由内存储器读出的一条指令或一个数据字；反之，当向内存存入一条指令或一个数据字时，
5、也暂时将它们存放在缓冲寄存器中。,操作控制器和时序产生器 数据通路：通常把许多寄存器之间传送信息的通路，称为“数据通路”。操作控制器：根据指令操作码和时序信号，产生各种操作信号，以便正确建立数据通路，从而完成取指令和执行指令的操作。时序产生器：因为计算机高速地进行工作，每一个动作的时间是非常严格的，不能有任何差错。时序产生器的作用，就是对各种操作实施时间上的控制。,CPU的功能和组成,程序的执行过程：,指令周期,冯.诺依曼 结构的计算机执行程序的顺序：1.正确从程序首地址开始.2.正确分步执行每一条指令，并形成下条待执行指令的地址.3.正确并自动地连续执行指令，直到程序的最后一条指令.,读取指
6、令指令地址送入主存地址寄存器读主存，读出内容送入指定的寄存器分析指令按指令规定内容执行指令不同指令的操作步骤数和具体操作内容差异很大检查有无中断请求若无，则转入下一条指令的执行过程,指令周期,形成下一条指令地址,指令的执行过程,指令周期的基本概念,指令周期,指令周期：CPU每取出并执行一条指令，都要完成一系列的操作，这一系列操作所需用的时间通常叫做一个指令周期。,机器周期：指令周期常常用若干个CPU周期数来表示，CPU周期也称为机器周期。,时钟周期：由于CPU内部的操作速度较快，而CPU访问一次内存所花的时间较长，因此通常用内存中读取一个指令字的最短时间来规定CPU周期。而一个CPU周期时间又
7、包含有若干个时钟周期（通常称为节拍脉冲或T周期，它是处理操作的最基本单位）。这些时钟周期的总和则规定了一个CPU周期的时间宽度。,指令周期,指令周期,T周期,（取指令）,（执行指令）,指令周期,指令周期,取指周期,指令周期,间址周期,指令周期,执行周期许多类型主要是涉及到处理器内部的寄存器可能的操作有数据传输ALU控制指令的处理,指令周期,中断周期,指令周期,下面以一个简单的程序来具体认识每一条指令的指令周期和执行过程。,指令周期,CLA指令的指令周期,指令周期,一个CPU周期,一个CPU周期,取指令阶段,执行指令阶段,开始,取指令PC+1,对指令译码,执行指令,取下条指令PC+1,指令周期,
8、算术逻辑单元,状态条件寄存器,程序记数器PC,地址寄存器AR,地址总线ABUS,数据总线DBUS,累加器AC,缓冲寄存器DR,CPU,ALU,指令寄存器IR,指令译码器,操作控制器时序产生器,时钟,状态反馈,取指控制,执行控制,c,c,c,c,+1,000 020,20,21,22,23,24,30,31,40,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 020,CLA,CLA,000 021,指令周期,算术逻辑单元,状态条件寄存器,程序记数器PC,地址寄存器AR,地址总线ABUS,数据总线DBUS,累加器AC,缓冲寄存器DR,CPU,ALU,指令寄存器I
9、R,指令译码器,操作控制器时序产生器,时钟,状态反馈,取指控制,执行控制,c,c,c,c,+1,20,21,22,23,24,30,31,40,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 020,CLA,CLA,000 021,ADD指令的指令周期,指令周期,ADD指令的指令周期由三个CPU周期组成。第一个CPU周期为取指令阶段。第二个CPU周期中将操作数的地址送往地址寄存器并完成地址译码。在第三个CPU周期中从内存取出操作数并执行相加的操作。,指令周期,一个CPU周期,一个CPU周期,取指令阶段,执行指令阶段,开始,取指令PC+1,对指令译码,送操作数地
10、址,取下条指令PC+1,取出操作数,执行加操作,一个CPU周期,指令周期,算术逻辑单元,状态条件寄存器,程序记数器PC,地址寄存器AR,地址总线ABUS,数据总线DBUS,累加器AC,缓冲寄存器DR,CPU,ALU,指令寄存器IR,指令译码器,操作控制器时序产生器,时钟,状态反馈,取指控制,执行控制,c,c,c,c,+1,20,21,22,23,24,30,31,40,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 021,ADD,ADD 30,000 021,000 022,000 030,000 006,0+6=6,000 006,STA指令的指令周期,指
11、令周期,STA指令的指令周期由四个CPU周期组成。其中第一个CPU周期仍然是取指令阶段，其过程和CLA指令、ADD指令完全一样，不同的是此阶段中程序计数器加1后变为023，因而为取第四条指令做好了准备。我们假定，第一个CPU周期后结束，“STA 40”指令已放入指令寄存器并完成译码测试。,指令周期,算术逻辑单元,状态条件寄存器,程序记数器PC,地址寄存器AR,地址总线ABUS,数据总线DBUS,累加器AC,缓冲寄存器DR,CPU,ALU,指令寄存器IR,指令译码器,操作控制器时序产生器,时钟,状态反馈,取指控制,执行控制,c,c,c,c,+1,20,21,22,23,24,30,40,CLA,
12、ADD 30,STA 40,NOP,JMP 21,000 006,000 022,STA,STA 40,000 022,000 023,000 040,000 006,000 006,000 006,NOP指令和JMP指令的指令周期,指令周期,NOP指令是一条空指令，包含两个CPU周期，第一个周期取指令，第二个周期执行指令，因是空指令，所以操作控制器不发出任何控制信号。JMP指令由两个CPU周期组成，第一个周期是取指令周期，同其他指令。第二个周期为执行阶段，CPU把指令寄存器中的地址码部分21送到程序计数器，从而用新内容21代替PC原先的内容25，这样，下一条指令将不从25单元中读出，而从21
13、电源开始读出并执行，从而改变了程序原先的执行顺序。,指令周期,算术逻辑单元,状态条件寄存器,程序记数器PC,地址寄存器AR,地址总线ABUS,数据总线DBUS,累加器AC,缓冲寄存器DR,ALU,指令寄存器IR,指令译码器,操作控制器时序产生器,时钟,状态反馈,取指控制,执行控制,c,c,c,c,+1,20,21,22,23,24,30,40,CLA,ADD 30,STA 40,NOP,JMP 21,000 006,000 024,JMP 21,JMP 21,000 024,000 021,000 006,000 006,000 025,000 021,用方框图语言表示指令周期 在进行计算机设
14、计时，可以采用方框图语言来表示一条指令的指令周期。一个方框代表一个CPU周期，方框中的内容表示数据通路的操作或某种控制。一个菱形符号代表某种判别或测试，不过时间它依附于它前面一个方框的CPU周期，而不单独占用一个CPU周期。符号“”代表一个公操作。,指令周期,指令周期,PCAR ABUSDBUS DR IRPC+1,译码或测试,0 AC,IR AR,IR AR,IR PCPCAR,AR ABUSDBUS DRRDALUALUAC,AR ABUSACDRDRDBUS,CLA,ADD,STA,JMP,NOP,小结：各类信息的传送路径指令：M-DR-DBUS-IR地址：PC-ABUS-AR-（取决于
15、寻址方式）数据：寄存器-寄存器 总线直接传送寄存器-存储器 Ri-DBUS-DR-M存储器-寄存器 M-DR-BUS-Ri,指令周期,例：如图所示为双总线结构机器的数据通路，控制信号G控制的是一个门电路。“ADD R2，R0”指令完成（R0）+（R2）R0功能操作。假设该指令的地址已放入 PC中。“SUB R1，R3”指令完成（R3）-（R1）R3的功能操作。,指令周期,指令周期,AR,M,A,B,ALU,IRi,IRo,PCi,PCi,ARi,DRi,DRo,R0i,R0o,R3i,R3o,Xi,Yi,A总线,B总线,G,+-,R/W,指令周期,PCAR,MDR,DRIR,R2Y,R0X,R
16、0+R2R0,PCAR,MDR,DRIR,R3Y,R1X,R3-R1R3,PC0，G，ARi,DR0，G，IRi,R2o，G，Yi,R00，G，Xi,+，G，R0I,R/W=R,R3o，G，Yi,R1o，G，Xi,-，G，R3i,时序信号的作用和体制计算机的协调动作需要时间标志，而时间标志则是用时序信号来体现的。操作控制器发出的各种控制信号都是时间因素（时序信号）和空间因素（部件位置）的函数。组成计算机硬件的器件特性决定了时序信号最基本的体制是电位-脉冲制。,时序产生器和控制方式,常用的操作控制器有两种：硬布线控制器微程序控制器,时序产生器和控制方式,硬布线控制器中时序信号采用主状态周期节拍电
17、位节拍脉冲 三级体制微程序控制中时序信号采用节拍电位节拍脉冲二级体制。,时序产生器和控制方式,主状态周期（指令周期）：包含若干个节拍周期，可以用一个触发器的状态持续时间来表示。节拍电位（机器周期）：包含若干个节拍脉冲，表示较大的时间单位。节拍脉冲（时钟周期）：表示较小的时间单位。,时序产生器和控制方式,时序信号产生器的组成时钟源环形脉冲发生器节拍脉冲和读/写时序的译码启停控制逻辑,时序产生器和控制方式,时序产生器和控制方式,启停控制逻辑,节拍脉冲和对时序译码逻辑,环形脉冲发生器,IORQ MREQ RD WE T1 T2 T3 T4,IORQ MREQ RD WE T1 T2 T3 T4,ME
18、RQ,IORQ,RD,WR,时钟脉冲源,时钟脉冲源,环形脉冲发生器,节拍脉冲和对时序译码逻辑,启停控制逻辑,用来位环形脉冲发生器提供频率稳定且电平匹配的方波时钟脉冲信号。有石英晶体振荡器组成。,产生一组有序的间隔相等或不等的脉冲序列。通常采用循环移位寄存器。,控制方式同步控制方式：在任何情况下，已定的指令在执行时所需的机器周期数和时钟周期数都是固定不变的。采用完全统一的机器周期执行各种不同的指令。这意味这所有指令周期具有相同的节拍电位和相同的节拍脉冲数。采用不定长的机器周期。中央控制和局部控制相结合。中央控制：就是将大部分指令安排在固定的机器周期完成。局部控制：对少数复杂的指令采用另外的时序进
19、行定时。,时序产生器和控制方式,时序产生器和控制方式,同步控制方式：,时钟,微操作信号1,微操作信号2,异步控制方式：每条指令、每个操作控制信号 需要多少时间就占用多少时间。这意味着每条指令的指令周期可由多少不等的机器周期数组成。,时序产生器和控制方式,异步控制方式,时序产生器和控制方式,命令1,命令2,操作信号1,回答1,操作信号2,回答2,命令3,联合控制方式：将同步控制方式和异步控制方式相结合的方式。,时序产生器和控制方式,控制器的组成：指令部件程序计数器PC指令寄存器指令译码器时序部件脉冲源及启停逻辑时序信号形成部件微操作信号形成部件中断控制逻辑,小结,小结,程序计数器PC,地址形成部件,操作码 地址码,译码,微操作信号形成,节拍发生器,时钟源,中断控制逻辑,状态寄存器,微操作信号,I/O信息控制台信息,+1,送AR,
