脉冲与数字逻辑电路.ppt

《脉冲与数字逻辑电路.ppt》由会员分享，可在线阅读，更多相关《脉冲与数字逻辑电路.ppt（187页珍藏版）》请在三一办公上搜索。

1、第四章 脉冲与数字逻辑电路,4.1 脉冲电路4.2 三极管反相器4.3 脉冲的整形与鉴别4.4 基本逻辑电路4.5 双稳态触发器4.6 脉冲的计数和显示4.7 模数和数模转换,一、数字信号和模拟信号,电子电路中的信号,模拟信号,数字信号,随时间连续变化的信号,时间和幅度都是离散的,模拟信号：,u,正弦波信号,锯齿波信号,u,研究模拟信号时，我们注重电路输入、输出信号间的大小、相位关系。相应的电子电路就是模拟电路，包括交直流放大器、滤波器、信号发生器等。,在模拟电路中，晶体管一般工作在放大状态。,数字信号：,数字信号,产品数量的统计。,数字表盘的读数。,数字电路信号：,研究数字电路时注重电路输出

2、、输入间的逻辑关系，因此不能采用模拟电路的分析方法。主要的分析工具是逻辑代数，电路的功能用真值表、逻辑表达式或波形图表示。,在数字电路中，三极管工作在开关状态下，即工作在饱和状态或截止状态。,在近代电子设备中，按照信号形式的不同,通常我们将电路分为两大类：模拟电路与数字电路。模拟电路处理的是模拟信号；数字电路处理的是数字信号。,数字电路区别于模拟电路的主要特点之 一是：它的工作信号是离散的脉冲信号。最常用的脉冲信号是方波(矩形波)。如何产生方波以及对不理想的方波如何整形，是本章讨论的重点。,二、脉冲电路,所谓脉冲电压或电流是指在极短暂时间间隔内作用于电路的电压或电流。,尖脉冲,方波,矩形脉冲,

3、梯形脉冲,脉冲上升时间：脉冲前沿从0.1Um上升到0.9Um所需要的时间,脉冲下降时间：脉冲前沿从0.9Umx下降到0.1Um所需要的时间,三、脉冲的主要参数,Um,0.9Um,0.5Um,0.1Um,0,tw,tr,tf,tp,脉冲幅度：脉冲电压或电流由0跳变至最大值,前沿,平顶,后沿,T,脉冲宽度：从脉冲前沿上升到0.5Um处开始，到脉冲后沿下降到0.5Um为止所持续的时间。也称有效脉宽。,脉冲周期：周期性重复的脉冲序列中，两个相邻脉冲间的时间间隔。,脉冲频率：脉冲周期T的倒数，f=1/T，表示单位时间内脉冲重复的次数。,占空系数tw/T：周期性脉冲宽度与脉冲周期的比值。,四、RC分压电路

4、,预备知识,C,RC的充电过程,RC的放电过程,电容两端的电压UC和放电电流i都从它们各自的最大值（E和E/R）按指数规律衰减，最后到零。,0.63E,四、RC分压电路,Um,Um,波形的改善,Cj选择合适时，输出波形的起始值UO等于终止值，或,两段电路的时间常数相同,五、脉冲的微分,Um,tw,Um,-Um,Uo只是反映输入电压Ui的突变部分，对于输入电压的恒定部分，输出为零。,六、计数率计电路泵电路,当输入Ui由零上跳变到Um时,导通,充电，,每秒充电电量为nq,当输入Ui由Um下跳变到零时,截止,通过D2放电,通过R放电,达到平衡时,当nRC11时,输出电压和每秒输入的脉冲数成正比,改进

5、电路,当输入Ui由零上跳变到Um时，三极管导通，电容C1充电,每个脉冲转移的电量为C1Um,假设每秒输入的脉冲数为n，那么电容C每秒的充电电量为nC1Um,六、削波、限幅与钳位,削波电路：将不需要的负脉冲削去,限幅电路：实现将幅度过大的脉冲削成平顶的波形，将顶部不平稳的脉冲削成平顶的波形。,双向限幅电路,请自行分析,Um,tw,Um,-Um,钳位电路,当脉冲宽度大于微分电路的时间常数时,钳位电路,Um,当脉冲宽度远小于微分电路的时间常数时，输出波形有一平顶下降，在负跳变处，输出波形将有与平顶下降同样大的反冲。,Um,-,Um,钳位电路,Um,Um,将输出信号的零电平固定在一定的电平线上。,零电

6、平底部钳位器,钳位电路,当IbIbs，三极管进入饱和区,UCE 0.3V,放大区,当Ib0时，晶体管工作在截止区,一、三极管的开关特性,开启时间：三极管由截止转变为饱和导通所需的时间。,在开关电路中，三极管工作点的移动范围很大，在输入信号ui的控制下，工作点Q能从截止区，经过放大区，到达饱和区，或反之。它是一种大信号运用状态。,关闭时间：三极管由饱和导通转变为截止所需的时间。,通常，关闭时间比开启时间要长得多。,二、反相器,满足三极管可靠截止的条件是：Ube 0,满足三极管可靠饱和的条件是：Ib Ibs，其中 IbsEc/Rc,正脉冲延时电路,T,4.3 脉冲的整形与鉴别,S,将各种形状和幅度

7、的脉冲转换为幅度一致的矩形脉冲脉冲的整形,在整形过程中，把幅度较小的脉冲消除脉冲的鉴别,输出波形,一、二极管幅度鉴别电路,通过调节RW可钳制在任意的负电平上,削波电路,钳位电路,u1,二、施密特触发器,ui,三极管特性,Uc1下降,Uc1下降到一定程度，使T2脱离饱和,ui进一步上升,Ui=0,T1截止,T2饱和,Ue,T1饱和,T2截止,UT+,UT-,稳态1,稳态2,上限阈值电平,下限阈值电平,uo,UT-,UT+,电压传输特性,T1截止T2饱和,T1饱和T2截止,集成运放组成的施密特触发器,实际上是一个具有正反馈的电压比较器,Us,uf,uf,假设在起始状态ui uf,uo=+UOH,随

8、着ui的增加，当其增加到U1时，放大器进入线性放大区，由于电路的开环增益大于1，电路将迅速转入另一个状态，uo=-UOH,由于UO的降低，Uf也迅速降低到,上触发电平,下触发电平,回差电压,施密特触发器的应用,波形形成,利用施密特电路可以很方便地将正弦波、三角波等一类连续波形转换成矩形脉冲。,脉冲波形的整形和幅度鉴别,u1,U1,脉冲波形的整形,脉冲幅度鉴别,uo,电压比较,基本逻辑电路,逻辑,“条件”与“结果”的关系,逻辑电路用电路的输入信号反映“条件”，用电路的输出信号反映“结果”。电路的输出与输入之间构成一定的逻辑关系。,逻辑变量,逻辑代数与基本逻辑关系,在数字电路中，我们要研究的是电路

9、的输入输出之间的逻辑关系，所以数字电路又称逻辑电路，相应的研究工具是逻辑代数（布尔代数）。,在逻辑代数中，逻辑函数的变量只能取两个值（二值变量），即0和1，中间值没有意义，这里的0和1只表示两个对立的逻辑状态，如电位的低高（0表示低电位，1表示高电位）、开关的开合等。,门电路是用以实现逻辑关系的电子电路，与基本逻辑关系相对应，门电路主要有：与门、或门、与非门、或非门、异或门等。,在数字电路中，一般用高电平代表1、低点平代表0，即所谓的正逻辑系统。,一、基本逻辑门电路,（1）与门,A、B条件都具备时，事件F才发生。,逻辑符号,“与”逻辑,F=AB,逻辑式,真值表,二极管与门,设二极管的饱和压降为

10、0.3伏。,门电路,“或”逻辑,A、B只有一个条件具备时，事件F就发生。,逻辑符号,（2）或门,F=A+B,逻辑式,真值表,二极管或门,（3）非门,A条件具备时，事件F不发生；A不具备时，事件F发生。,逻辑符号,“非”逻辑,逻辑式,真值表,三极管非门,嵌位二极管,（三极管的饱和压降假设为0.3V）,（4）几种常用的逻辑关系逻辑,“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。,与非：条件A、B、C都具备，则F 不发生。,或非：条件A、B、C任一具备，则F不 发生。,异或：条件A、B有一个具备，另一个不具备则F 发生。,1.体积大、工作不可靠。,2.需要不同

11、电源。,3.各种门的输入、输出电平不匹配。,分立元件门电路的缺点,与分立元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为DTL、TTL、HTL、MOS管集成门电路等。,二、集成门电路,TTL与非门的基本原理,TTL与非门的内部结构,1.任一输入为低电平（0.3V）时,1V,不足以让T2、T5导通,1.任一输入为低电平（0.3V）时,1V,uo=5-uR2-ube3-ube43.4V高电平！,2.输入全为高电平（3.4V）时,电位被钳在2.1V,全反偏,1V,2.输入全为高电平（3.4V）时,全反偏,uF=0.3V,M

12、OS型集成门电路,栅极,源极,漏极,MOS管是绝缘栅场效应管，是一种新型半导体器件，外形与普通晶体管相似，但控制特性却截然不同。普通晶体管是电流控制元件，通过控制基极电流控制集电极电流，信号源必须提供一定的电流才能工作，因此它的输入电阻较低，仅有1001K。而场效应管则是电压控制元件，它的输出电流取决于输入电压的大小，基本上不需要信号源提供电流，所以它的输入电阻可高达1091014,MOS型集成门电路,MOS型集成门电路的类型,PMOS,CMOS,NMOS,MOS反相器,ui=“1”,ui=“0”,ui=0,u=“”,工作原理：,ui=,u=“”,工作原理：,2.5.2 CMOS电路的优点,1

13、.静态功耗小。,2.允许电源电压范围宽（318V）。,3.扇出系数大，抗噪容限大。,1、逻辑电平,三、门电路的主要性能,逻辑0和逻辑1的输出电平和允许输入电平。,0值的电平必须低于最高允许输入电平,1值的电平必须高于最低允许输入电平,最高和最低电平之间的差值称为逻辑摆幅。,门电路的供电电源电压越高，摆幅越大，抗干扰能力越强，但延迟时间也越长，导致运算速度变慢。,关于电流的技术参数,2、输入电流和输入阻抗特性,输入阻抗,双极型门电路：,MOS门电路：,低,高,3、输出电流和输出阻抗特性,门电路输出为逻辑0时吸收负载电流（拉电流）,门电路输出为逻辑1时向负载提供电流（灌电流）,双极型门电路最大输出

14、电流约为数毫安,MOS门电路最大输出电流不到1毫安,双极型门电路输出逻辑0时，输出电阻约为1020；输出逻辑1时，输出电阻比输出逻辑0时大10倍。,MOS门电路输出电阻约为数千欧,4、平均传输时间和开关时间,tpd1,tpd2,平均传输时间,导通时间,从输出信号上升幅值的10到90的时间,截止时间,从输出信号下降幅值的90到10的时间,开关时间是导通时间和截止时间的平均值。,TTL门电路的开关时间为数纳秒MOS门电路的开关时间小于1微秒,1.悬空的输入端相当于接高电平。,2.为了防止干扰，可将悬空的输入端接高电平。,说明,触发器,触发器输出有两种可能的状态：0、1；,输出状态不只与现时的输入有

15、关，还与原来的输出状态有关；,触发器是有记忆功能的逻辑部件。,按功能分类：R-S触发器、D型触发器、JK触发器、T型触发器等。,4.1 概述,反馈,一、RS触发器,逻辑符号,若原状态：,1,0,1,1,1,0,0,1,输出保持原状态：,若原状态：,1,1,0,1,1,0,输出保持原状态：,若原状态：,1,1,0,0,1,0,1,0,输出仍保持：,若原状态：,0,1,1,1,1,0,1,0,输出变为：,若原状态：,1,0,1,0,1,0,1,1,输出变为：,若原状态：,0,0,1,1,0,1,0,1,输出保持：,输出全是1,但当 同时变为1时，翻转快的门输出变为0，另一个不得翻转。,基本触发器的

16、功能表,1.基本触发器是双稳态器件，只要令，触发器即保持原态。稳态情况下，两个输出互补。一般定义Q为触发器的状态。,2.在控制端加入负脉冲，可以使触发器状态变化。端加入负脉冲，使Q=1，称为“置位”或“置 1”端；端加入负脉冲，使 Q=0，称为“复位”或“清 0”端。,基本RS触发器的工作波形,Q,为协调各触发器的动作，加时钟脉冲信号CP。,R、S为输入控制端,时钟控制的RS触发器,CP=0时,0,触发器保持原态,CP=1时,1,RS触发器的功能表,逻辑符号,例：画出RS触发器的输出波形。,CP,R,S,Q,使输出全为1,CP撤去后状态不定,计数电路,来一个时钟脉冲翻转一次，叫计数器。,工作原

17、理,假设Q=0,来一个时钟翻转一次,存在的问题,1.计数脉冲必须严密配合，正脉冲不能太长，否则触发器将产生空翻现象（CP=1期间，输出状态翻转若干次）。,2.为了解决空翻现象，可以采用主从方式触发的触发器。,电路结构,二、主从式触发器,F主和F从结构同RS触发器,工作原理,1,0,F主打开,F从关闭,主触发器的状态由输入端R、S的状态决定,触发器输出状态不变,1,输出送入F从,0,工作原理,F主关闭,F从打开,0,RD,SD,C,Q,逻辑符号,时序图,CP,Q,下降沿翻转！,三、JK触发器,R2,S2,C,F从,JK触发器有两个输入控制端J、K，它的功能最完善,JK触发器的功能,被封锁,保持原

18、态,J=K=0时：,JK触发器的功能,触发器状态与原来相反,J=K=1时：,JK触发器的功能,Qn=0时,Qn+1=1,J=1，K=0时：分两种情况（Q=0,Q=1）,JK触发器的功能,Qn=1时,F主被封保持原态,Qn+1=1,J=1，K=0时，无论触发器原来状态如何，当CP脉冲触发后，触发器输出为1状态。,JK触发器的功能,Qn+1=0,同样原理：,J=0，K=1时：,功能表,逻辑符号,JK触发器不存在不定状态，逻辑功能比RS触发器完善,时序图,CP,K,J,Q,保持,T,四、D触发器,CP=0时，a、b门被堵塞，输出保持原态：,0,CP=1时，a、b门被打开，输出由D决定：,若D=0,1

19、,0,1,1,0,0,1,CP=1时，a、b门被打开，输出由D决定：,若D=1,1,1,0,0,1,1,0,功能表,逻辑符号,CP,D,Q,例：画出D触发器的输出波形。,五、T和 T 触发器,T 触发器,CP,T,T=0，即J=K=0，CP脉冲触发后，触发器保持原态,T=1，即J=K=1，CP脉冲触发后，触发器状态与原态相反,T 触发器,CP,T,在计数脉冲的作用下，触发器的状态随着计数脉冲的输入而改变。,1.JK触发器转换成D触发器,C,Q,K,J,CP,六、触发器逻辑功能的转换,2.JK触发器转换成T触发器,C,Q,K,J,CP,3.D触发器转换成T触发器,一、数制,（1）十进制：,以十为

20、基数的记数体制,表示数的十个数码：,1,2,3,4,5,6,7,8,9,0,遵循逢十进一的规律,脉冲的计数和显示,例：9110,一个十进制数数 N可以表示成：,若在数字电路中采用十进制，必须要有十个电路状态与十个记数码相对应。这样将在技术上带来许多困难，而且很不经济。,（2）二进制：,以二为基数的记数体制,表示数的两个数码：,0,1,遵循逢二进一的规律,例：1110,表示20位数,表示21位数,（1001)B=,=(9)D,二进制数1001转换为十进制数：,优缺点,用电路的两个状态-开关来表示二进制数，数码的存储和传输简单、可靠。,位数较多，使用不便；不合人们的习惯，输入时将十进制转换成二进制

21、，运算结果输出时再转换成十进制数。,十进制与二进制之间的转换，可以用二除十进制数，余数是二进制数的第0位，然后依次用二除所得的商，余数依次是K1、K2、。,转换方法,十进制与二进制之间的转换：,转换过程：,(25)D=(11001)B,用四位二进制数表示09十个数码，即为BCD码。四位二进制数最多可以有16种不同组合，不同的组合便形成了一种编码。主要有：8421码、5421码、2421码、余3码等。,数字电路中编码的方式很多，常用的主要是二 十进制码（BCD码）。,BCD-Binary-Coded-Decimal,BCD码,在BCD码中，十进制数(N)D 与二进制编码(K3K2K1K0)B 的

22、关系可以表示为：,(N)D=W3K3+W2K2+W1K1+W0K0,W3W0为二进制各位的权重,所谓的8421码，就是指各位的权重是8,4,2,1。,二进制数,自然码,8421码,0000000100100011010001010111100010010001 00000001 00010001 00100001 00110001 01000001 0101,计数器的功能和分类,1.计数器的功能,记忆输入脉冲的个数。用于定时、分频、产生节拍脉冲及进行数字运算等等。,2.计数器的分类,同步计数器和异步计数器。,加法计数器、减法计数器和可逆计数器。,有时也用计数器的计数循环规律(或称模数)来区分各

23、种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器等等。,二、计数器的分析,二进制计数器,在异步计数器中，有的触发器直接收输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“异步计数器”。,二进制的加法法则：,01得1,11得0并向高位进1,二进制加法计数器必须满足上述法则,异步二进制加法计数器,异步二进制计数器,例、四位二进制异步加法计数器。,1,0,二进制加法计数器必须满足下列条件：,每输入一个计数脉冲，触发器就翻转一次；当低位触发器由1态变为0态时，输出一个进位信号加到高位触发器的计数输入端。,Q0,注意：各

24、触发器均在CP的下降沿翻转。,1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16,CP,Q1,Q2,Q3,假设在计数之前，在各触发器的 端加一置0负脉冲，使所有触发器全部处于0态，即,异步二进制减法法计数器,二进制的减法法则：,11 得 0,01 得1并向高位借1,二进制减法计数器必须满足下列条件：,每减一次数，最低位的触发器翻转一次；触发器由0态变为1态时，要产生一个阶跃输出作为借位信号。,借位输出,0,0,0,0,1,1,1,1,1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17,0000,1111,1110,1101,0010,0

25、001,0000,1111,异步二进制计数器的特点：,计数脉冲只输入最低位触发器,其他各位触发器由相邻的低位触发器输出脉冲的下降沿来触发,优点：电路简单、可靠,缺点：速度慢,异步计数器的优缺点：,同步计数器的分析,在同步计数器中，各个触发器都受同一时钟脉冲 输入计数脉冲的控制，因此，它们状态的更新几乎是同时的，故被称为“同步计数器”。,X=1：加X0：减,同步二进制可逆计数器,十进制计数器,在十进制数中，每一位数都可能是0，1，2，9十个数码中的任意一个；,从0开始计数，遇到91时，这一位就要回到0，并向高位进1，也即“逢十进一”。,对十进制计数器的基本要求：,它的每一位有十个状态，分别表示0

26、，1，2，9十个数码；计数时，能够在十个状态之间依次转换，并能给出“逢十进一”的进位信号。,二进制数,自然码,8421码,0000000100100011010001010111100010010001 00000001 00010001 00100001 00110001 01000001 0101,CP,Q0,Q1,Q2,Q3,数码显示,由发光二极管(LED)组成,LED显示器,LED显示块是由发光二极管显示字段的显示器件,辉光数码管,荧光数码管,液晶数码管,半导体数码管,+5v,+5v,+5v,+5v,+5v,译码器,译码是将一组代码（对于二进制数来说，就是自然二进制码）翻译成相应的逻辑

27、信号。,（1）二进制译码器,将n种输入的组合译成2n种电路状态。也叫n-2n线译码器。,译码器的输入：,一组二进制代码,译码器的输出：,一组高低电平信号,2-4线译码器74LS139的内部线路,74LS139的功能表,“”表示低电平有效。,74LS139管脚图,一片139种含两个2-4译码器,（2）显示译码器,二 十进制编码,显示译码 器,显示器件,在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。,显示器件：,常用的是七段显示器件,显示器件：,常用的是七段显示器件,a,b,c,d,f,g,a b c d e f g,1 1 1 1 1 1 0,0 1 1 0

28、0 0 0,1 1 0 1 1 0 1,e,显示译码器：,74LS49的管脚图,功能表（简表）,8421码,译码,显示字型,完整的功能表请参考相应的参考书。,74LS49与七段显示器件的连接：,74LS49是集电极开路，必须接上拉电阻,74LS49,数/模与模/数变换器是计算机与外部设备的重要接口,也是数字测量和数字控制系统的重要部件。,4.7 数模和模数转换,能将数字量转换为模拟量的装置称为数/模变换器(简称D/A变换器);,能将模拟量转换为数字量的装置称为模/数变换器(简称A/D变换器)。,由于构成数字代码的每一位都有一定的“权”，因此为了将数字量转换成模拟量，就必须将每一位代码按其“权”

29、转换成相应的模拟量，然后再将代表各位的模拟量相加，即可得到与该数字量成正比的模拟量，这就是构成D/A变换器的基本思想。,一、D/A 变换器,权电阻D/A变换器,这种变换器由“电子模拟开关”、“权电阻求和网络”、“运算放大器”和“基准电源”等部分组成。,电子模拟开关(S0-S3)由电子器件构成，其动作受二进制数D0-D3 控制。当 DK 1 时，则相应的开关SK 接到位置1上，将基准电源UR经电阻Rk引起的电流接到运算放大器的虚地点（如图中S0、S1）；当Dk0 时，开关Sk 接到位置0，将相应电流直接接地而不进运放（如图中S2、S3）。,当 D=1 时，T2 管饱和导通，T1 管截止，则 S

30、与 a 点通；,当 D=0 时，T1 管饱和导通，T2 管截止，则 S 被接地。,前者相当于开关S 接到“1”端，后者则 相当于开关S 接到“0”端。,根据反相比例运算公式可得：,显然，输出模拟电压的大小直接与输入 二进制数的大小成正比，从而实现了数字量 到模拟量的转换。,T形解码网络D/A变换器(以4位为例),由于解码网络的电路结构和参数匹配，使得上图中D、C、B、A四点的电位逐位减半.,和权电阻网络相比，T形解码网络中电阻的类型少，只有R、2R两种，电路构成比较方便。,因此，每个 2R支路中的电流也逐位减半。,I=I3+I2+I1+I0,D/A变换器的主要技术指标,指最小输出电压和最大输出

31、电压之比。,有时也用输入数字量的有效位数来表示分辨率。,分辨率,线性度,通常用非线性误差的大小表示D/A 变换器的线性度。把偏离理想的输入输出特性的偏差与满刻度输出之比的百分数定义 为非线性误差。,输出电压(电流)的建立时间,A/D变换器的任务是将模拟量转换成数字量,它是模拟信号和数字仪器的接口。根据其性能不同，类型也比较多。,二、A/D 变换器,并联比较型,电路由三部分组成:分压器、比较器和编码器。,这种A/D 变换器的优点是转换速度快，缺点 是所需比较器数目多，位数越多矛盾越突出。,逻辑状态关系表,逐次逼近型,其工作原理可用天平秤重作比喻。若有四个砝码共重15克，每个重量分别为8、4、2、

32、1克。设待秤重量Wx=13克，可以用下表步骤来秤量：,A/D 变换器的主要技术指标,分辨率：以输出二进制代码的位数表示分辨率。位数越多，量化误差越小，转换精度越高。,转换速度：完成一次A/D转换所需要的时间，即从它接到转换命令起直到输出端得到稳定的数字量输出所需要的时间。,相对精度：实际转换值和理想特性之间的最大偏差。,其它：功率、电源电压、电压范围等。,END,此区域中:IB=0,IC=ICEO,UBE 死区电压，称为截止区。,一、输入特性,工作压降：硅管UBE0.60.7V,锗管UBE0.20.3V。,死区电压，硅管0.5V，锗管0.2V。,Kd越大，运放的线性范围越小，必须在输出与输入之间加负反馈才能使其扩大输入信号的线性范围。,例：若UOM=12V，Ao=106，则|ui|12V时，运放 处于线性区。,线性放大区,三、运放工作在线性区时的特点,UR,当ui UR时,uo=-Uom,ui从反相端输入,