《可编程逻辑器件-PLDEDA设计的硬件实现载体.ppt》由会员分享，可在线阅读，更多相关《可编程逻辑器件-PLDEDA设计的硬件实现载体.ppt（47页珍藏版）》请在三一办公上搜索。
1、可编程逻辑器件PLD,EDA设计的硬件实现载体,第二章,EDA 课程宗旨,更新数字电路的设计观念，建立用PLD器件取代传统TTL器件设计数字电路的思想。更新数字系统设计手段，学会使用硬件描述语言（Hardware Description Language）代替传统的数字电路设计方法来设计数字系统。,2.1可编程逻辑器件的定义,逻辑器件：用来实现某种特定逻辑功能的电子器件，最简单的逻辑器件是与、或、非门（74LS00，74LS04等），在此基础上可实现复杂的时序和组合逻辑功能。可编程逻辑器件（PLDProgrammable Logic Device）：器件的功能不是固定不变的，而是可根据用户的需
2、要而进行改变，即由编程的方法来确定器件的逻辑功能。,2.2 课程内容,器件为什么能够编程？了解大规模可编程逻辑器件的结构及工作原理。怎样对器件编程？熟悉一种EDA软件的使用方法（工具）。以Altera公司的MaxPlusII为例掌握一种硬件描述语言（方法），以设计软件的方式来设计硬件（重点）。以VHDL语言为例,数字电路课程的回顾,布尔函数数字系统数学基础（卡诺图）数字电路设计的基本方法组合电路设计问题逻辑关系真值表化简逻辑图时序电路设计列出原始状态转移图和表状态优化状态分配触发器选型求解方程式逻辑图,数字电路课程的回顾,使用中、小规模器件设计电路（74、54系列）编码器（74LS148）译码
3、器（74LS154）比较器（74LS85）计数器（74LS193）移位寄存器（74LS194）,数字电路课程的回顾,设计方法的局限：卡诺图只适用于输入变量比较少的函数的化简。采用“搭积木”的方法进行设计。必须熟悉各种中小规模芯片的使用方法，从中挑选最合适的器件，缺乏灵活性。设计系统所需要的芯片种类多，且数量很大,面积和功耗开销较高。,数字电路课程的回顾,采用中小规模器件的局限：电路板面积很大，芯片数量很多，功耗很大，可靠性低提高芯片的集成度。设计比较困难能方便地发现设计错误。电路修改很麻烦提供方便的修改手段。PLD器件的出现改变了这一切。,2.3 PLD出现的背景,电路集成度不断提高。SSIM
4、SILSIVLSI计算机技术的发展使EDA技术得到广泛应用。设计方法的发展。自下而上设计自上而下设计混合模式设计。用户需要设计自己需要的专用电路。专用集成电路（ASICApplication Specific Integrated Circuits）开发周期长，投入大，风险大可编程器件PLD：开发周期短，投入小，风险小,PLD器件的优点,集成度高，可以替代多至几千块通用IC芯片。极大减小电路的面积，降低功耗，提高可靠性具有完善先进的开发工具。提供语言、图形等设计方法，十分灵活通过仿真工具来验证设计的正确性可以反复地擦除、编程，方便设计的修改和升级。灵活地定义管脚功能，减轻设计工作量，缩短系统开
5、发时间。保密性好。,管脚数目：208个电源：3.3V（I/O）2.5V（内核）速度250MHz内部资源4992个逻辑单元10万个逻辑门49152 bit的RAM,PLD的发展趋势,向高集成度、高速度方向进一步发展。最高集成度已达到800万门向低电压和低功耗方向发展。5V3.3V2.5V1.8V更低内嵌多种功能模块。RAM，ROM，FIFO，DSP，CPU(SOC)向数、模混合可编程方向发展。,大的PLD生产厂家,最大的PLD供应商之一FPGA的发明者，最大的PLD供应商之一ISP技术的发明者提供军品及宇航级产品,2.4 PLD器件的分类按集成度,低密度。PROM,EPROM,EEPROM,PA
6、L,PLA,GAL。只能完成较小规模的逻辑电路。高密度，已经有超过400万门的器件。EPLD,CPLD,FPGA可用于设计大规模的数字系统集成度高，甚至可以做到SOC（System On a Chip）,PSOC(可编程系统级芯片)。,PLD器件的分类按结构特点,基于与或阵列结构的器件阵列型PROM，EEPROM，PAL，GAL，CPLDCPLD的代表芯片如：Altera的MAX系列基于门阵列结构的器件单元型FPGA,PLD器件的分类按编程工艺,熔丝或反熔丝编程器件Actel的FPGA器件。体积小，集成度高，速度高，易加密，抗干扰，耐高温只能一次编程，在设计初期阶段不灵活SRAM类型大多数公司
7、的FPGA器件。可反复编程，实现系统功能的动态重构每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序EEPROM类型大多数CPLD器件。可反复编程不用每次上电重新下载，但相对速度慢，功耗较大,数字电路的基本组成,任何组合电路都可表示为其所有输入信号的最小项的和或者最大项的积的形式。时序电路包含可记忆器件（触发器），其反馈信号和输入信号通过逻辑关系再决定输出信号。,PLD的逻辑符号表示方法,与门,乘积项,2.5 常见PLD的介绍,PROM结构,与阵列为全译码阵列，器件的规模将随着输入信号数量n的增加成2n指数级增长。因此PROM一般只用于数据存储器，不适于实现逻辑函数。,用PROM实现
8、组合逻辑电路功能,实现的函数为：,固定连接点（与）,编程连接点（或）,2.5.2 PLA结构,PLA的内部结构在简单PLD中有最高的灵活性。,2.5.3 PAL结构,与阵列可编程使输入项增多，或阵列固定使器件简化。或阵列固定明显影响了器件编程的灵活性,AnBnCn,AnBn,AnCn,BnCn,用PAL实现全加器,GAL结构,GAL器件与PAL器件的区别在于用可编程的输出逻辑宏单元（OLMC）代替固定的或阵列。可以实现时序电路。,逻辑宏单元,OLMC,GAL器件的OLMCOutput Logic Macro Cell,每个OLMC包含或阵列中的一个或门组成：异或门：控制输出信号的极性D触发器：
9、适合设计时序电路4个多路选择器,输出使能选择,反馈信号选择,或门控制选择,输出选择,CPLD内部结构（Altera的MAX7000S系列）,逻辑阵列模块,I/O单元,连线资源,逻辑阵列模块中包含多个宏单元,宏单元内部结构,乘积项逻辑阵列,乘积项选择矩阵,可编程触发器,可编程的I/O单元,能兼容TTL和CMOS多种接口和电压标准。可配置为输入、输出、双向、集电极开路和三态等形式。能提供适当的驱动电流。降低功耗，防止过冲和减少电源噪声。支持多种接口电压（降低功耗）。1.20.5um,5V0.35um,3.3V0.25um,internal 2.5V,I/O3.3V0.18um,internal 1
10、.8V,I/O2.5V and 3.3V,可编程连线阵列,在各个逻辑宏单元之间以及逻辑宏单元与I/O单元之间提供信号连接的网络。CPLD中一般采用固定长度的线段来进行连接，因此信号传输的延时是固定的，使得时间性能容易预测。,2.5.6 FPGA结构原理图,内部结构称为LCA（Logic Cell Array）由三个部分组成：可编程逻辑块（CLB）包含多个逻辑单元（LE）可编程输入输出模块（IOB）可编程内部连线（PIC）,IOB,CLB包含多个逻辑单元,PIC,逻辑单元（LE）内部结构,查找表的基本原理,N个输入的逻辑函数需要2的N次方的容量的SRAM来实现，一般多个输入的查找表采用多个逻辑块
11、级连的方式,查找表的基本原理,N个输入的逻辑函数需要2的N次方的容量的SRAM来实现，一般多于输入的查找表采用多个逻辑块级连的方式,FPGA(FLEX系列)中的嵌入式阵列（EAB）,可灵活配置的RAM块用途实现比较复杂的函数的查找表，如正弦、余弦等。可实现多种存储器功能，如RAM，ROM，双口RAM，FIFO，Stack等灵活配置方法：2568，也可配成5124,2.5.7 CPLD与FPGA的区别,FPGA与CPLD的区别,FPGA采用SRAM进行功能配置，可重复编程，但系统掉电后，SRAM中的数据丢失。因此，需在FPGA外加EPROM，将配置数据写入其中，系统每次上电自动将数据引入SRAM
12、中。CPLD器件一般采用EEPROM存储技术，可重复编程，并且系统掉电后，EEPROM中的数据不会丢失，适于数据的保密。,FPGA与CPLD的区别,FPGA器件含有丰富的触发器资源，易于实现时序逻辑，如果要求实现较复杂的组合电路则需要几个CLB结合起来实现。CPLD的与或阵列结构，使其适于实现大规模的组合功能，但触发器资源相对较少。,FPGA与CPLD的区别,FPGA为非连续式布线，CPLD为连续式布线。FPGA器件在每次编程时实现的逻辑功能一样，但走的路线不同，因此延时不易控制，要求开发软件允许工程师对关键的路线给予限制。CPLD每次布线路径一样，CPLD的连续式互连结构利用具有同样长度的一
13、些金属线实现逻辑单元之间的互连。连续式互连结构消除了分段式互连结构在定时上的差异，并在逻辑单元之间提供快速且具有固定延时的通路。CPLD的延时较小。,PLD器件的命名与选型,EPM7 128 S L C 8410EPM7：产品系列为EPM7000系列128：有128个逻辑宏单元S：电压为5V，AE为3.3V，B为2.5VL：封装为PLCC，Q代表PQFP等C：商业级（Commercial）070度，I：工业级（Industry），4085度M：军品级（Military），55125度84：管脚数目10：速度级别,管脚的定义,特殊功能的管脚电源脚VCC和GND，VCC一般分为VCCINT和VCC
14、IO两种。JTAG管脚：实现在线编程和边界扫描。配置管脚（FPGA）：用于由EEPROM配置芯片。信号管脚专用输入管脚：全局时钟、复位、置位。可随意配置其功能为：输入、输出、双向、三态。,2.6 PLD的设计步骤,设计输入,原理图输入使用元件符号和连线等描述。比较直观，但设计大规模的数字系统时则显得繁琐。HDL语言输入多层次的描述：行为，算法，RTL级，门级，开关级描述。成为国际标准，便于移植。状态机输入：针对时序控制器的描述。,设计处理,综合和优化优化：将逻辑化简，去除冗余项，减少设计所耗用的资源。综合：将高层设计合并为一个网表文件，将高层描述变换成低层实现。映射把设计分为多个适合特定器件内
15、部逻辑资源实现的逻辑小块的形式。布局与布线将已分割的逻辑小块放到器件内部逻辑资源的具体位置并利用布线资源完成各功能块之间的连接。生成编程文件生成可供器件编程使用的数据文件:.pof与.sof 文件。,模拟仿真,功能仿真不考虑信号传输和器件的延时。时序仿真不同器件的内部延时不一样，不同的布局、布线延时也会有比较大的不同。在线验证利用在线手段测试器件最终功能和性能指标。,2.7 在系统编程技术ISPIn System Programming,对PLD的逻辑功能可随时进行修改。由Lattice公司率先发明。优点：方便硬件的调试。方便硬件版本的升级，类似于软件升级。,在系统编程技术ISPIn System Program,边界扫描测试技术BSTBoundary Scan Test,据IEEE1149.1标准JTAG，用于解决大规模集成电路的测试问题。现在新开发的可编程器件都支持边界扫描技术，并将其作为ISP接口。在DSP开发和嵌入式处理器的开发中应用得非常广泛。,
