《微处理器子系统的设计第2部分.ppt》由会员分享，可在线阅读，更多相关《微处理器子系统的设计第2部分.ppt（110页珍藏版）》请在三一办公上搜索。
1、第四章 单片机应用系统设计（第二部分）,4.1 单片机应用系统概述4.2 C8051F020单片机简介4.3 单片机设计,2)跟踪方式 ADC0CN中的AD0TM位控制ADC0的跟踪保持方式。（AD0TM=0）缺省状态，除了转换期间之外ADC0输入被连续跟踪。（AD0TM=1）低功耗跟踪方式下，每次转换之前都有3个SAR时钟的跟踪周期（CNVSTR转换信号除外）。,外部触发跟踪和转换时序,其它触发跟踪和转换时序,3）建立时间要求 ADC0输入配置发生改变时（AMUX或PGA的选择发生变化），转换之前需要有一个最小的跟踪时间（即：建立时间）。建立时间由ADC0多路模拟开关导通电阻、ADC0采样电
2、容、外部信号源内阻及转换精度来决定。,图4.14给出了单端和差分方式下等效的ADC0 输入电路。,其中：SA：是转换精度，用一个LSB 的分数表示（例如，转换精度0.25对应1/4LSB）t：为所需要的建立时间，以秒为单位RTOTAL：为多路模拟开关电阻与外部信号源电阻之和n：为ADC0的分辨率，用比特表示。,ADC0配置寄存器(ADC0CF)位7-3：AD0SC4-0:ADCO SAR转换时钟周期控制位。SAR转换时钟来源于系统时钟，由方程给出：AD0SC=SYSCLK/CLKSAR01 其中：AD0SC表示AD0SC4-0中保持的数值 CLKSAR0表示所需要的ADC0 SAR时钟（小于等
3、于2.5MHz）,位2-0：AMP0GN2-0:ADC0内部放大器增益（PGA）000:增益=1 001：增益=2 010：增益=4 011：增益=8 10 x：增益=16 11X:增益=0.5,ADC0控制寄存器（ADC0CN）位7：AD0EN:ADC0使能位。0：ADC0禁止，ADC0处于低功耗停机状态。1:ADC0使能，ADC0处于活动状态，并准 备转换数据。,位6：AD0TM:ADC跟踪方式位。0：当ADC被使能时，除了转换期间之外 一直处于跟踪方式。1：低功耗跟踪方式。位5：AD0INT:ADC0转换结束中断标志。该标志必须用软件清0。0：最后一次将该位清0后，ADC0还 没有完成一
4、次数据转换。1：ADC完成了一次数据转换。,位4：AD0BUSY:ADC0忙标志位。读：0：ADC0转换结束或当前没有正在进 行的数据转换，AD0INT在AD0BUSY 的下降沿被置1。1:ADC0正在进行转换。写：0：无作用 1：启动ADC0转换。,位3-2：AD0CM1-0:ADC0转换启动方式选择位。如果AD0TM=0:00:向AD0BUSY写1时启动ADC0转换。01：定时器3溢出启动ADC0转换。10：CNVSTR上升沿启动ADC0转换。11：定时器2溢出启动ADC0转换。如果AD0TM=1:00:向AD0BUSY写1时启动ADC0跟踪，持续3个SAR时钟，然后进行转换。01：定时器
5、3溢出启动跟踪，持续3个SAR时钟，然后进行转换。10：只有当CNVSTR输入为逻辑低电平时ADC0跟踪，在 CNVSTR的上升沿开始转换。11：定时器2溢出启动跟踪，持续3个SAR时钟，然后进行转换。,位1：AD0WINT:ADC0窗口比较中断标志。该位必须用软件清0。0：自该标志被清除后未发生过ADC0窗口 比较匹配。1：发生过ADC0窗口比较匹配。位0：AD0LJST:ADC0数据左对齐选择位。0：ADC0H:ADC0L寄存器数据右对齐。1：ADC0H:ADC0L寄存器数据左对齐。,ADC数据字MSB寄存器位7-0：ADC0数据字高字节。当AD0LJST=0:位7-4为位3的符号扩展 位
6、。位3-0是12位ADC0数据字的高4位。当AD0LJST=1:位7-0为12位ADC0数据字的 高8位。,ADC0数据字LSB寄存器位7-0：ADC0数据字低字节。当AD0LJST=0：位7-0是12位ADC数据字的低8位。当AD0LJST=1：位7-4是12位ADC数据字的低4位。位3-0读出值总是为0。,5)ADC0可编程窗口检测器 窗口比较ADC输出与用户编程极限值，ADC采样值大于下限值或小于上限值，会触发中断。极限字的高和低字节被装入到ADC0下限和ADC0上限寄存器（ADC0GTH、ADC0GTL、ADC0LTH 和ADC0LTL）。常用于采集报警系统,ADC0 右对齐的单端数据
7、窗口中断示例,数据在此范围中断,4.2.8 8位模/数转换器,ADC1子系统包括一个8通道的可配置模拟多路开关（AMUX1），一个可编程增益放大器（PGA1）和一个500ksps、8 位分辨率的逐次逼近寄存器型ADC，内部集成了跟踪保持电路。与ADC1工作有关的SFR有ADC1配置寄存器ADC1CF、AMUX配置寄存器AMX1SL、ADC1控制寄存器ADC1CN、ADC1数据寄存器ADC1。,ADC1 原理框图,选择通道,放大倍数,转换时钟频率,1.模拟多路开关和PGA用寄存器AMX1SL选择通道，ADC1有8个输入通道。PGA对AMUX输出信号的放大倍数由ADC1配置寄存器ADC1CF中的A
8、MP1GN2-0确定。PGA增益可以用软件编程为0.5、1、2、4。复位时的默认增益为0.5。,AIN1引脚也作为端口1的I/O引脚，当用作ADC1输入时必须被配置为模拟输入。将寄存器P1MDIN中的对应位设置为0，使得AIN1的某个引脚配置为模拟输入。,2.ADC1的工作方式 ADC1的最高转换速度为500ks/s。ADC1的转换时钟来源于系统时钟分频，由ADC1CF寄存器的AD1SC位决定。ADC1转换时钟频率最大为6MHZ。,3.建立时间要求ADC1跟踪时间由模拟开关电路、采样电容、信号源内阻和转换精度决定。等效的ADC1输入电路如下：,ADC1建立时间要求如下：t=ln(2n/SA)R
9、TOTALCSAMPLE SA:建立精度，用一个LSB的分数表示；t:需要的建立时间；RTOTAL:ADC1模拟开关电阻与外部信号源电阻之和 n:ADC1的分辨率,4.2.9 12位电压输出DAC,C8051F020有两个片内12位电压方式，DAC的输出摆幅均为0V到VREF，对应的输入码范围是0 x000 到0 xFFF。控制寄存器DAC0CN 和DAC1CN 使能/禁止DAC0 和DAC1。在被禁止时，DAC 的输出保持在高阻状态。,DAC功能框图,使能控制,输出更新方式,数字量输入,1.DAC输出更新允许全量程内平滑变化并支持无抖动输出更新，适合于各种波形发生器。（1）软件命令的输出更新
10、（缺省方式）写DAC0L无影响，写DAC0H时输出变化。（2）基于定时器溢出的输出更新使用在产生固定频率的波形。,电压基准,有三个电压基准输入引脚，允许每个ADC 和两个DAC 使用外部电压基准或片内带隙电压基准输出。通过配置VREF 模拟开关，ADC0 还可以使用DAC0 的输出作为内部基准，ADC1 可以使用模拟电源电压作为基准。,电压基准功能框图,位7-5：未用。读=000b,写=忽略。位4：AD0VRS:ADC0电压基准选择位。0：ADC0电压基准取自VREF0引脚 1：ADC0电压基准取自DAC0输出。位3：AD1VRS:ADC1电压基准选择位。0：ADC1电压基准取自VREF1引脚
11、.1：ADC1电压基准取自AV+。,位2：TEMPE：温度传感器使能位。0：内部温度传感器关闭。1：内部温度传感器工作。位1：BIASE:ADC/DAC偏压发生器使能位（使用ADC和DAC该位必须是1）0：内部偏压发生器关闭。1：内部偏压发生器工作。位0：REFBE:内部电压基准缓冲器使能位。0：内部电压基准缓冲器关闭。1：内部电压基准缓冲器工作。内部电压基准提供从VREF引脚输出。,4.2.10 比较器,比较器电路结构和原理,比较器概述,比较器可以被单独允许或禁止。当被禁止时，比较器的输出默认值为逻辑低电平，它的中断能力被停止，电源电流降到小于luA。比较器的输入可以承受-0.25V+0.2
12、5V(AV+)的外部驱动电压而不至损坏或发生工作错误。,比较器回差电压曲线,下降沿产生中断，CPOFIF中断标志置1；上升沿产生中断，CPORIF中断标志置l。标志位一旦被置1，将一直保持l状态，直到被CPU清除。在任意时刻通过读取CP0OUT位得到比较器0的输出状态。,比较器中断,2比较器的控制寄存器1)比较器0控制寄存器CPT0CN 这个寄存器用于选择比较器的工作及回差电压状态，同时还可以反映比较器的变化状态。其复位值为00000000B，为可读写寄存器。其各位名称及格式如下：,各标志位的作用：位7：CPOEN：比较器0控制位。0：禁止比较器0；1：允许比较器0。位6：CP0OUT：比较器
13、0输出状态位。0：电压值CP0+CP0-；1：电压值CP0+CP0-。位5：CP0RIF：比较器0上升沿中断标志。0：表示自该标志位被清除后，比较器0没 有发生过上升沿中断；1：表示自该标志位被清除后，比较器0发 生过上升沿中断。,位4：CP0FIF：比较器0下降沿中断标志。0：表示自该标志位被清除后，没有发生过比较器0下降 沿中断；1：表示自该标志位被清除后，发生了比较器0下降沿中 断。位32：CP0HYPl0：比较器0正向回差电压控制位。00：禁止正向回差电压；0l：正向回差电压2mV；10：正向回差电压4mV；11：正向回差电压10mV。位10：CP0HYNl0：比较器0负向回差电压控制
14、位。00：禁止负向回差电压；0l：负向回差电压2mV；10：负向回差电压4mV；11：负向回差电压10mV。,2)CPTlCN：比较器1控制寄存器比较器1不能用作复位源,各标志位的作用与比较器0的CPT0CN完全相同。,看门狗WDT,看门狗定时器溢出时，WDT将强制CPU进入复位状态。为了防止复位，必须在溢出之前由软件重新触发WDT。,WDTCN 看门狗定时器控制寄存器,允许/复位WDT,向WDTCN寄存器写入0XA5，将允许并复位看门狗定时器，用户必须周期性的向WDTCN寄存器写入0XA5，防止定时器溢出。系统复位自动允许并复位WDTCN。,禁止WDT,向WDTCN寄存器写入0XDE后，再写
15、入0XAD将禁止WDT。CLR EA；禁止所有中断MOV WDTCN，#0DEH；禁止软件看门狗定时器MOV WDTCN，#0ADH；SETB EA；重新允许中断写0XDE和写入0XAD必须在4个时钟周期之内，否则禁止操作无效，,4.3 单片机设计,注意事项：1.降低外时钟频率外时钟是高频的噪声源，除能引起对本应用系统的干扰之外，还可能产生对外界的干扰因此，尽量执行效率高的单片机。例：8051最短指令周期1s时，外时钟是12MHz。C8051F020时钟只需1MHz时钟。2.低噪声系列单片机将电源、地安排在两个相邻的引脚上,外接去耦电容在PCB设计上容易安排,注意事项（续）,3.时钟监测电路、
16、看门狗技术与低电压复位时钟监控电路能有效保证程序的正确执行。看门狗技术能在程序出现异常时初始化。低电压复位技术是监测单片机电源电压，当电压低于某一值时产生复位信号。4.消抖技术使用施密特电路和RC滤波能有效去除毛刺、干扰等信号。5.软件方面的措施单片机本身在指令设计上也有一些抗干扰的考虑,单片机系统的干扰抑制元件,1.去耦电容每个集成电路的电源、地之间应配置一个去耦电容,从而降低系统噪声,选择高频特性好的独石电容或瓷片电容作去耦电容。每块印制电路板电源引入的地方要安放一只大容量的储能电容。2.抑制高频的电感将铁氧体磁芯电感串入电源线或地线中可阻止高频信号从电源/地线引入。特别适用于隔离模拟电路
17、区、数字电路区、以及大功率驱动区的供电。,3.自恢复保险丝 当电流低于其额定值时，它的直流电阻只有零点几欧。而电流大到一定程度，它的阻值迅速升高，引起发热，而越热电阻越大，从而阻断电源电流。当温度降下来以后能自动恢复正常。,单片机系统抗干扰能力的主要手段,1.接地接地指接大地，也称作保护地。为单片机系统提供良好的地线，对提高系统的抗干扰能力极为有益。绝对不能把接地线与动力线的火线、零线中的零线混淆2.隔离与屏蔽信号隔离一般是光电隔离。屏蔽用来隔离空间辐射的，对噪声特别大的部件，如开关电源，用金属盒罩起来。对特别怕干扰的模拟电路，如高灵敏度的弱信号放大电路可屏蔽起来。而重要的是金属屏蔽本身必须接
18、真正的地,印制电路板的布线与工艺,1、电路板要合理区分，单片机系统通常可分三区，即模拟电路区(怕干扰)，数字电路区(即怕干扰、又产生干扰)，功率驱动区（干扰源）。2、印刷板按单点接电源、单点接地原则送电。三个区域的电源线、地线由该点分三路引出。噪声元件与非噪声元件要离得远一些。3、时钟振荡电路、特殊高速逻辑电路部分用地线包围。让周围电场趋近于零。,4、I/O驱动器件、功率放大器件尽量靠近印刷板的边，靠近引出接插件。5、能用低速的就不用高速的,高速器件只用在关键的地方。6、使用满足系统要求的最低频率的时钟，时钟产生器要尽量靠近用到该时钟的器件。7、石英晶体振荡器外壳要接地，时钟线要尽量短。,8、
19、不要使用90折线,以减小高频信号的发射。9、单面板、双面板，电源线、地线要尽量的粗。信号线的过孔要尽量少。10、4层板比双面板噪声低20dB。6层板比4层板噪声低10dB。经济条件允许时尽量用多层板。11、关键的线尽量短、粗，并在两边加上保护地。将敏感信号和噪声场带信号通过一条扁带电缆引出的话，要用地线-信号-地线-信号-地线.的方式引出。,12、石英振荡器下面、噪声敏感器件下面要加大地的面积而不应该走其它信号线。13、时钟线垂直于I/O线，并远离I/O线。14、单片机不用的I/O端口要定义成输出。15、每个集成电路要加一个去耦电容，要选高频信号好的独石电容式瓷片电容作去耦电容。去耦电容焊在印
20、制电路板上时，引脚要尽量短。,16、从高噪声区来的信号要加滤波。继电器线圈处要加放电二极管。可以用串一个小电阻的办法来软化I/O线的跳变沿。17、用大容量的钽电容作电路充电的储能电容。使用钽电容时要与高特性好的去耦电容成对使用。18、需要时，电源线、地线上可加用铜线绕制铁氧体而成的高频扼流器件阻断高频噪声的传导。,19、弱信号引出线、高频、大功率引出电缆要加屏蔽。20、印刷板过大、或信号线频率过高，要按传输线处理，要加终端匹配电阻。21、尽量不要使用IC 插座，把IC直接焊在印刷板上，IC座有较大的分布电容,C8051F单片机使用注意事项,一、电源和地线方面的处理1、电源处理模拟电源和数字电源
21、要分别供电，使用两个稳压电源分别供电，两个电源之间的电压差必须满足（0.5V，相差0.3V是比较理想的）。实际应用中，模拟和数字电源可以来自同一个稳压器的输出，在AV+与VDD之间接简单的滤波器。可以加一个小电感，或用低阻值的电阻(通常2欧姆,电阻要有足够的寄生电感。),2、地线处理模拟地和数字地要分开布线，然后在一点通过磁珠连接，在实际应用中也可以使用0欧姆电阻连接的。布线尽量粗，在单片机所有电源和地之间加去耦合电容。,二、对JTAG引脚的处理对电路设计时，JTAG口的TCK要加3.3V上拉，上拉电阻值取4.7K。另外，将所有JTAG引脚用10K电阻下拉到地，这样更能提高系统的抗干扰能力，对
22、于提高系统的稳定性是非常主要的。,三、对未用到的I/O口、模拟输入的处理对未用到的I/O口建议通过电阻下拉到地，或设置为推挽方式未用的模拟输入要接地。四、在电路设计时的I/O口、模拟输入口的保护1、I/O口有瞬间大电流时，要在I/O口上串接限流电阻，建议取值100欧姆。如有瞬态大电压，就要在I/O口上接快速反应二极管。2、对使用的模拟输入引脚的输入电平，要在器件的允许范围值内。一般ADC的输入电压范围是0VVREF。不可以超过器件的极限参数（见数据手册），否则可能造成永久性损坏。,五、复位引脚/MONEN（电源监视）引脚处理 1、为了提高系统的抗干扰能力和可靠性，建议不要将复位引脚悬空，推荐电
23、路为：在复位引脚加强上拉，电阻可以选择210K，还要加一个.01UF10UF的去耦电容。2、如果所使用的芯片上有MONEN引脚，此引脚不要悬空，建议直接电源（使能MONEN）。,（1）上电/掉电复位（2）外部/RST引脚复位（3）外部CNVSTR信号复位（4）软件命令复位（5）比较器0复位（6）时钟丢失检测器复位（7）看门狗定时器超时复位,C8051F020的7个复位源,六、外部晶振的注意事项,1、选择质量好的晶振、选择损耗小的晶振电容。2、晶体电路部分对PCB的板上布局非常敏感，应将晶体尽可能地靠近器件XTAL引脚，并在警惕引脚接上微调（10pF33pF）电容。布线应尽可能地短并用地线屏蔽，
24、防止其他引线引入噪声或干扰。3、晶体外壳最好接地。4、晶体微调电容的地要接模拟地。,C8051F020的振荡源结构,注：使用内部振荡源时，建议将XTAL1从外部接地,七、PCB设计时注意问题,1、在器件的每个电源引脚处放置0.1F和1.0F的去耦电容，而且要尽可能地靠近芯片。这一点适用于板上所有的IC（集成电路）。2、尽可能将板上不使用的空间接地，即所谓的大面积覆铜。3、使用最短的连线以避免产生“天线”，尤其在下列引脚处：/RST，MONEN，XTAL1，XTAL2，TMS，TCK，TDI和TDO。4、应使用一个1k-4.7k的电阻将/RST拉为高电平。且应该在/RST走线和地之间设一个0.1
25、uF的去耦电容。5、应将MONEN直接接至片上的VDD(首选)或接地。6、将TMS、TCK、TDI接固定电平。7、连接至系统电缆或其他电路板上的信号应在PCB的连接点处适当地滤波，避免使这些连接在板上形成大的回路。,八、焊接温度的注意事项,当使用自动焊接时应严格控制以下参数：1、温升速率：小于6/秒2、预热区芯片引脚的最大温度：1253、回流焊的最大温度：建议215到220(最大值为235)4、芯片通过液态焊料温度状态的时间：30至85秒(建议75秒)5、最大冷却速率：4/秒使用手工焊接，注意电烙铁的温度不易过高，与芯片的接触时间不易过长；,D/A转换举例,D/A转换器的编程相对简单，按照要求
26、设置好输出更新的条件，将要转换的数值量送到DAC数据寄存器就行。例：产生锯齿波将DAC0设置成输出更新发生在写DAC0H时，即直接更新。,阶梯波,DAC0用程序更新方式输出,产生一个阶梯波形，主程序：void main(void)int i;config();for(i=0;i=4095;i+)/形成阶梯波形DAC0=i;/送数字量到DAC0直接更新输出d1ms(T);,配置程序（初始化）,void config(void)int n=0;WDTCN=0 x07;/看门狗控制寄存器 WDTCN=0 xDE;/禁止看门狗 WDTCN=0 xAD;OSCXCN=0 x67;/外部振荡器寄存器，采用
27、11.0952MHz for(n=0;n 255;n+);/等待振荡器启动（100us）while(OSCXCN,延时程序(设置频率),void d1ms(int count)int j;while(count-!=0)for(j=0;j100;j+);,第五章 电子系统设计中的工程问题,5.1 概述5.2 电子系统的抗干扰设计5.3 电子设备热设计5.4 可靠性设计5.5 印制电路板的设计与装配,5.1 概述,“工程”与“原理”一个电子系统，除需要达到预期的功能、指标外，还涉及到其它工程技术问题，如电磁兼容、可靠性等问题。实际上，这些也是系统其他方面的性能指标。主要的工程问题主要有：抗干扰、
28、电磁兼容、热特性、可靠性等等。,5.2 电子系统的抗干扰设计,5.2.1 电磁干扰与电磁兼容问题5.2.2 干扰的类型5.2.3 干扰传播的途径5.2.4 干扰的主要形式 5.2.5 抗干扰设计方法,5.2.1 电磁干扰与电磁兼容问题,现代电子产品，功能越来越强大，线路也越复杂，电磁干扰（EMI）和电磁兼容性（EMC）成了主要问题。电子设备的周围充满了电磁干扰信号，而其本身对其他设备而言是一个干扰信号源。提高设备的抗干扰能力，同时降低电子设备本身对周围电磁环境的污染，这就是电磁兼容(EMC)问题。EMC=Electro Magnetic Compatibility的定义：在同一电磁环境中，设备
29、能够不因为其它设备的干扰影响正常工作，同时也不对其它设备产生影响工作的干扰。电磁兼容设计就是针对电子产品中产生的电磁干扰进行优化设计，使之能成为符合各国或地区电磁兼容性标准的产品。,EMC结构图,1）电源2）屏蔽3）接地4）结构导电性,设备满足电磁兼容须具备：,EMI：分传导干扰和辐射干扰传导干扰：通过导电介质把一个电网络上的信号耦合（干扰）到另一个网络。辐射干扰：干扰源通过空间把信号耦合（干扰）到另一个电网络。在高速系统中，高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源，能发射电磁波并影响其它系统或本系统内其它子系统的工作。,EMI和EMC问题,辐射干扰,辐射包含
30、两部分：产品向外的辐射和外界对产品的辐射（通过场传输）影响：辐射超标抗干扰差,传导干扰,传导包含两部分：产品向外的传导和外界对产品的传导（通过线传输）。影响：传导超标：通过导线影响其它产品的正常工作。抗干扰差：容易被其它产品影响,电磁干扰三要素,1)干扰源（能量源）2)被干扰对象（接收器）3)耦合路径解决电磁干扰的方法：屏蔽、接地、滤波,干扰源,接收器,EMI测试,电磁屏蔽室,电源滤波器,通风板,电缆接线板,通风板,分为传导测试和辐射测试,EMS测试,EMS（电磁抗扰度）静电放电抗扰度GB/T17626.2;IEC61000-4-2电快速瞬变/脉冲群抗扰度GB/T17626.4;IEC6100
31、0-4-4辐射电磁场浪涌（雷击）抗扰度注入电流抗扰度电压暂降和短时中断抗扰度,电磁干扰（EMI）对电子设备可形成不同程度的危害，轻则可使设备的性能指标下降，重则可使设备不能正常工作，甚至可使机内较为脆弱的半导体器件击穿或烧毁。在干燥的气候条件下，人体可带有上万伏的感应静电。此时，如果触摸甚至靠近MOS类高阻抗器件，很可能导致器件损坏。防静电服、释放静电,电磁干扰的危害,另外，过度的电磁干扰会危害人体健康，破坏生态平衡,举例：使用手机会对电视机造成干扰，在电视画面上形成条纹；冰箱的启动导致电脑的错误动作；使用心电仪器时若有人使用手机会对仪器产生干扰；客机在暴风雨中作紧急降落时其电子导航系统遭到电
32、磁干扰可能失效；,5.2.2 干扰的类型,1)自然干扰源 静电、雷电及来自外太空的电磁干扰（如宇宙射线、太阳黑子、耀斑）等。这些干扰信号常常造成通信、广播的中断，造成设备的损坏。各类噪声有自己的时、空分布。2)人为干扰源 对电子设备本身无用的信号即为干扰信号，如电台发射的无线电波、继电器的切换噪声、汽车的点火电火花污染等。,典型设备承受的干扰,5.2.3 干扰传播的途径,干扰信号作用于电子设备，有传导和辐射两种途径。电子设备中的导线、元器件、结构体等都能形成传导和辐射耦合通道。它们有时起着天线的作用，发射和接收干扰电磁波。,电磁干扰的传播途径：1、电场传播电容耦合（原理）,2、磁场传播,变压器
33、原理,当接收电路距噪声源较远时（），噪声源主要通过辐射电磁场传播（天线效应），噪声电压为：式中：E辐射场强度；天线有效高度；当接收导线垂直部分高度 时，有效高度,3、辐射电磁场传播,4、导线传播（介质传播）（1）共电源噪声的传播靠近电源输出端接入，消除公共线路阻抗影响（2）共接地线阻抗噪声的传播 大电流、小电流的地线 一定分开或单独接地,5、信号输出电路的串扰A路I变化，产生UI，影响到B及C路。应避免大电流输出回路与其他输出回路并联工作。,干扰的主要形式,1、空间干扰 空间干扰主要指电磁场在线路、导体、壳体上的辐射而引起的噪声。干扰来自于系统的内部和外部，系统本身既可能接受外来干扰也可能对外
34、产生空间干扰。空间干扰强度上小于过程通道干扰和供电系统干扰，空间干扰可用良好的屏蔽、正确的接地和布局设计解决。,2过程通道干扰,过程通道是电子系统相互通道进行信息传输的路径。长线传输是干扰产生的主要原因。当传输线上的信息为脉冲波时，传输线会出现迟延、畸变、衰减与通道干扰耦合(串扰)，还接收空间电磁场的干扰。为保证长线传输的可靠性，可采用光电耦合隔离、双绞线传输、同轴电缆传输、阻抗匹配及屏蔽等解决干扰问题。,串模干扰,3供电系统干扰,电子系统中最重要、危害最严重的干扰来自供电系统干扰。由于任何电源及线路都存在内阻，所以电网中出现的各种干扰信号都可能对电网中的各种设备包括电子系统产生干扰。供电系统
35、干扰问题通过稳压、隔离、滤波等措施加以解决。,5.2.4 抗干扰设计方法,不同的干扰要采用不同的抗干扰办法。电子系统抗干扰设计分为硬件和软件软件抗干扰使用灵活、成本低廉，但增加了软件编程工作量和CPU运行时间，而且对于某些干扰也难以消除，因此，在系统抗干扰设计时应将软、硬件抗干扰措施有机地结合起来，使它们相辅相成，保证系统运行的可靠性。,1硬件抗干扰措施（根据干扰形式）(1)切断来自电源的干扰 电源的设计中应采用交流稳压、隔离变压、低通滤波和直流稳压及各种去耦等措施，供电系统配置如下图所示。,开关电源设计：EMI滤波+DC-DC+电容电感等滤波,线形电源设计,(2)切断来自过程通道的干扰 模拟
36、信号通过隔离放大器进行隔离。由于切断了系统与外界的一切电的传输联系，因而过程通道中的干扰可以被有效地消除。（隔离运放）数字信号采用光电耦合器隔离，也可有效地隔离过程通道中的干扰信号，特别是用于不同接地电位的系统之间的信号传输，如下图所示。,模拟地和数字地分开，避免公共地阻抗对模拟信号和数字信号产生耦合作用。用电流传输代替电压传输，可获得较好的抗干扰能力。这是因为干扰噪声虽有较大的电压幅度，但能量小，只能形成微弱电流而被抑制。光电耦合器就是工作在电流状态，干扰信号产生的弱电流无法形成足够的光通量，因而传输中断。,采用双绞线或同轴电缆传输。使用平行线时，当信号线周围电磁场发生变化，信号线上就感应了
37、干扰噪声：（1）图(a)所示，使用双绞线传输时，双绞线能使各个小环路的电磁感应干扰相互抵消，故对电磁场变化引起的干扰具有一定的抑制效果。（2）图(b)是使用同轴电缆传输示意图，由于同轴电缆外壳有屏蔽作用，只要注意正确接地，就可以有效地抑制电磁干扰。,用双绞线、同轴电缆作为长距离信号的传导线及接地方案(a)信号源不接地，负载接地，屏蔽层与负载在同一点接地；(b)信号源接地，负载不接地，屏蔽层与信号源在同一点接地；(c)信号源不接地，负载接地，屏蔽层与负载在同一点接地；(d)信号源接地，负载不接地，屏蔽层与信号源在同一点接地。,长线传输的阻抗匹配。长线传输时，阻抗不匹配的传输线会产生反射，使信号出
38、现畸变、衰减，导致信号失真。为了对传输线进行阻抗匹配，必须估算出它的特性阻抗。（主要针对高频）,注意元件的安装位置与角度。特别是变压器、电感线圈等产生的磁场因具有特定的方向性，应考虑它们对其他电路的影响。,(3)抑制空间干扰 加大印刷板间的间隔，加大导线间、元器件间的间隔，导线之间添加接地线等。系统中敏感部件远离开关功率源。长线传输使用同轴电缆或屏蔽线。使用金属机壳并接地屏蔽，若采用塑料机壳，应在内层涂金属作为屏蔽层。下表列出电磁兼容控制的一些策略。,印刷电路板是电子系统中器件、信号线、电源线的高密度集合体，印刷电路板设计的好坏对系统的抗干扰能力影响很大。,(4)印刷电路板及电路的抗干扰设计,
39、地线设计:正确的接地与屏蔽可以解决大部分的干扰问题，在进行电路板地线设计时应注意以下几个问题：(a)单点接地与多点接地选择。在低频电路中，导线与元器件间的电感影响较小，采用一点接地；在高频电路中，地线阻抗很大，应尽量降低地线阻抗，采用就近多点接地法。(b)数字信号地与模拟信号地分开连接，最终单点相连，消除地电路经过公共阻抗而产生的干扰。(c)接地线尽量加粗，尽可能减小地线阻抗，从而减小公共阻抗耦合而产生的干扰。(d)将数字地做成闭合的网格，可以降低各元器件之间的地线电位差，提高抗干扰能力。,电源线布置根据电流的大小尽量加大线条宽度；利用电源线高频阻抗小的特点，将它与逻辑信号线平行布线，以起到与
40、地线相似的隔离作用。但电源线应远离敏感信号线，以减少干扰。配置去耦电容 在印刷电路板的各个关键部位配置去耦电容是印刷电路板设计的一项常规做法，它包括以下几个方面：(a)在电路板电源输入端跨接一个10100uF(或更大)的电解电容，消除电源中的低频干扰。(b)在每个关键集成电路芯片的电源输入端跨接一个0.01uF的陶瓷电容或瓷片电容，消除电源中的高频干扰。(c)去耦电容的引线不能太长，特别是高频旁路电容不能有长引线。,印刷电路板尺寸与器件布置 印刷电路板过大时，印刷线条长，阻抗增加，不仅抗干扰能力下降，而且成本提高；过小，散热不好，且易受邻近线条干扰。元器件布置应遵循以下原则：(a)相关器件应尽
41、量放得靠近些。例如：晶振和时钟信号输入端应相互靠近些，最好有地线跟随。(b)远离易产生噪声的器件。例如：信号线与其他器件应尽量远离晶振。(c)逻辑电路应远离大电流噪声电路。例如：控制电路与驱动电路应分板制作。,高频布线的抗干扰问题,具有微处理器的电子系统，抗干扰和电磁兼容是设计要点，特别对于时钟频率高、大功率、大电流、含微弱信号、高精度AD系统，措施：1）控制器性能满足要求，时钟频率越低越好。方波包含各种频率成分，高频部分可能就是噪声源，时钟频率的3倍高频噪声最危险2）高频信号在铜膜线传输时，会发生畸变，所以铜膜线越短越好3）高频信号会对其它高输入阻抗的信号产生干扰，需要对弱信号隔离,4）高频情况下，铜膜线、焊盘、过孔、电阻、电容、接插件的分布电感需要考虑5）将模拟地、数字地、大功率器件地分开，最后汇总到电源接地点6）电路板以外的引线需要屏蔽，高频信号的屏蔽层两端须接地7）对噪声和干扰敏感的电路或高频噪声严重的用金属罩屏蔽,
