《数字信号课件第六章.ppt》由会员分享，可在线阅读，更多相关《数字信号课件第六章.ppt（35页珍藏版）》请在三一办公上搜索。
1、6.3.4 序列信号发生器,在数字系统中经常需要一些串行周期性信号，在每个循环周期中，0和1数码按一定的规律顺序排列，称为序列信号。,序列信号在通信、雷达、遥控、遥测等领域有着广泛的应用。产生序列信号的电路称为序列信号发生器。,设计给定序列信号的电路，一般有两种结构形式，移存型序列信号发生器和计数型序列信号发生器。,1.移存型序列信号发生器,例：设计一个序列信号发生器电路，使之在一系列CLK脉冲 的作用下能周期性的输出“10111000”的序列信号。,解：根据给定序列信号的长度m=8，确定移位寄存器的位数 n 3,列出状态转换表。,D0？,状态转换表,CLK,Q2,Q1,Q0,01234567
2、8,0 0 00 0 1 0 1 01 0 10 1 11 1 11 1 01 0 00 0 0,D0,101110001,移位寄存器只需设计D0,画出电路图（用D触发器实现）,输出信号可以从Q0或Q1端取吗？,如果改用JK触发器怎样设计？,2.计数型序列信号发生器,电路由两部分构成,例：设计产生序列信号1110011 的发生器电路。,解：根据序列信号的长度m=7，可选用二进制计数器 74LS161和一个8选1数据 选择器组成。,Q3Q2Q1Q0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1,OUT 1 1 1 0 0 1 1,
3、OUT,解：根据序列信号的长度m=7，可用二进制计数器74LS161 和一个8选1数据选择器组成。,这部分如果用41MUX怎样实现？,这部分可用其它器件构成吗？,OUT,用二进制计数器74LS161和74LS138译码器组成。,还可以简单一些吗？,这部分还可用其它器件构成吗？,用二进制计数器74LS161和门电路组成。,OUT,6.4 时序逻辑电路的设计方法,6.4.1 同步时序逻辑电路的设计方法,设计步骤：,确定:输入、输出变量及电路 的状态数。,进行状态编码,例：用JK触发器设计一个模5计数器。,利用次态K图法,（1）建立状态转换图,（2）用K图的形式描述状态,（3）由状态方程求出驱动方程
4、,(4)检查自启动,可以自启动,（5）画逻辑图,由驱动方程画出电路图,例：设计一个串行数据检测器，要求在连续输入三个或三个 以上“1”时输出为1，其余情况下输出为0。,S0 初始状态，电路还未收到1，,S1 收到一个1后的状态，,S2 收到两个1后的状态，,S3 收到三个1后的状态。,一、抽象、画出状态转换图 用X表示输入数据，用Y表示输出（检测结果）设：,状态转换图,二、状态化简,在同样输入下有同样输出而且次态相同的两个状态是等价状态，可以合并成一个状态。,三、状态编码,取n=2,令 为00、01、10,次态卡诺图,四、选用JK触发器，求驱动方程组,得到,由,由,得到,输出方程,五、检查电路
5、能否自启动 将状态“11”代入状态方程和输出方程，分别求出X=0/1下的次态和现态下的输出，得到：,能自启动,六、画逻辑图,时序逻辑电路的自启动设计,例：设计一个七进制计数器，要求它能够自启动。已知该计数器的状态转换图及状态编码如图示。,检查自启动,000,000,不能自启动,要修改设计,画出状态图,根据状态方程,可以自启动,得到驱动方程,画出电路图,由状态方程,若用D触发器实现,由状态方程,得到驱动方程,画逻辑图,（1）次态K图,例：用D触发器设计一个如下所示的可控模6计数器。,（1）次态K图,（2）检查自启动,S=1时，Q3Q2Q1 000111000,S=0时，Q3Q2Q1 000111
6、000,此电路不能自启动,（3）修改K图,S=1时，Q3Q2Q1 000111100,S=0时，Q3Q2Q1 000111100,可以自启动,分析电路是否为6分频器。,Q3Q2Q1Q0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0,(1)OUT=Q2,是6分频,(2)OUT=Q3,是6分频,(3)OUT=Q1,不是6分频,(4)OUT=Q2Q1Q0,是6分频,讨论：,一、同步、异步时序逻辑电路的分析,二、同步计数器的设计,三、用74161（74160）设计任意进制的计数器,四、序列信号发生器的设计,1、移存型2、计数型,6.21、6.22、6.29、6.31 6.30、6.33、6.35,题6.24,图6.24电路是用二十进制优先编码器74LS147和同步十进制计数器74160组成的可控分频器，试说明当输入控制信号A、B、C、D、E、F、G、H、I分别为低电平时，由Y输出的脉冲频率各为多少。CLK频率为10kHz。,题目：,1、用一个74161、一个38译码器和附加的门电路设计一个 长度为7位的序列信号发生器，循环输出序列信号 F1101001。,2、用一个74161、一个4选1数据选择器实现上题要求。,
