《时序逻辑电路3计数器.ppt》由会员分享，可在线阅读，更多相关《时序逻辑电路3计数器.ppt（24页珍藏版）》请在三一办公上搜索。
1、1,计数器与ALU组织,1 时序逻辑复习2 计数器,2,1.上节课回顾：时序逻辑电路,(1)触发器 RS触发器，JK，T，D触发器：特征方程(2)时序逻辑电路分析基本方法(3)数据寄存器和移位寄存器,电路图,时钟方程驱动方程输出方程,状态方程,状态图、状态表或时序图,判断电路逻辑功能,3,CP为秒脉冲(周期为1秒),秒显示0059秒,分显示0059分,小时显示0023小时,显示译码器,数码管,2.1 计数器举例奥运倒计时,4,2.2 计数器概念和分类,计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。,4前缀：同步二进制模8递增计数器,5,同
2、步二进制加法计数器,2.3 计数器分析例子,（1）、二进制计数器,分析：,驱动方程和输出方程,6,2.3 计数器分析例子,状态方程,状态表,0 0 0 0 0 1 0 1 00 1 11 0 0 1 0 11 1 01 1 1,01100110,10101010,00011110,00000001,7,画状态图,2.3 计数器分析例子,画波形图,8,2.4 常用集成计数器,741614位同步二进制加法计数器,CO,CR,EN CI,9,2.4 74161计数器,74161 功能表,CO,CO,CR,EN,CI,ENCI,CR,10,74LS161状态图,、EN 和 CI 均为高电平时，计数器处
3、于计数状态，每输入一个 CP 脉冲，进行一次加法计数。,2.4 74161的功能和特点,11,：异步置“0”功能。,0,0,0,0,1,0,1,0,ET和EP是计数器控制端，其中一个为低电平，计数器保持原态。两者均为高电平，计数器才处于计数状态。,：同步并行置数控制端（低电平有效），=0，且=1 时，D0D3上数据 被输出到Q0Q3。,2.4 74161的波形图,12,2.4 十进制计数器,74160同步十进制加法计数器,13,集成计数器的应用举例反馈法构成模6计数器的四种方法,例1：反馈置0法,000000010010001101000101,由此可见，N进制计数器可以利用在（N-1）时将
4、变为 0 的方法构成，这种方法称为反馈置0法。,0 1 2 3 4 5,例2：直接清0法,当计数器计到6 时（状态6出现时间极短），Q2和Q1均为1，使 为0，计数器立即被强迫回到0状态，开始新的循环。,1,1,14,例3：反馈预置法,101010111100110111101111,例4：用十进制计数器反馈预置法,001101000101011001111000,1,N=15时，LD=0,1 0 1 0,15,对例2的 改进的模 6 计数器,例2反馈复位法的缺点是工作不可靠。原因是在许多情况下，各触发器的复位速度不一致，复位快的触发器复位后，立即将复位信号撤消，使复位慢的触发器来不及复位，因
5、而造成误动作。,改进的方法是加一个基本RS触发器，如图5.12（a）所示，工作波形见图5.12（b）。当计数器计到 6 时，基本RS触发器置0，使 端为0，该0一直持续到下一个计数脉冲的下降沿到来为止。因此计数器能可靠置0。,16,异步计数器,异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。,17,当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.,三位异步二进制加法计数器,在电路图中J、悬空表示J、K=1,下降沿触
6、发翻转,由相邻低位触发器从1变 0 时翻转,18,异步二进制加法器工作波形,每个触发器翻转的时间有先后，与计数脉冲不同步,优点：简单，易组合，速度低，CP宽于总延迟 缺点：速度慢，容易产生延迟，外部逻辑处理时易出错。,总的说来是同步计数器的集成电路型号较多,19,计数器的级联应用,同步计数器的普通级联电路 速度不快，进位逐级传递，容易存在险象同步计数器的高速级联电路 通过CO到EN连接，一个门延迟即可完成所有状态跳变同步计数器的异步级联电路 折中的常见的方案，使用较多，速度慢,见课本143页,20,当MN时：必须将多片计数器级联。,1）整体清“0”法或整体置数法,基本思路：先将n片计数器级联组
7、成Nn（NnM）进制计数器，计满M个状态后，采用整体清“0”或整体置数法实现M进制计数器。,2）分解法,基本思路：将M=M1M2Mn，其中M1、M2、Mn均不大于N，则用n片计数器分别组成M1、M2、Mn进制的计数器，然后级联即可构成M进制计数器。,芯片级联的方式：,串行进位方式：以低位片的进位输出信号C作为高位片的时钟输入信号CP。,并行进位方式：以低位片的进位输出信号C作为高位片的工作状态控制信号EP和ET。,21,计数器级联应用,例：试用74160组成百进制计数器。,串行进位方式（异步计数器）,并行进位方式（同步计数器）,22,计数器级联应用,例：试用两片74160实现54进制计数器。,解：M=54，74160是具有异步清零、同步置数的十进制计数器。,整体置数法,计数：053。,5,3,0 1 0 1,0 0 1 1,Q3Q2Q1Q0,23,计数器的级联应用,分解法,M=54=69，用两片74160分别构成六进制和九进制，然后级联即可。,六进制,九进制,24,总结回顾和习题,1 计数器概念：计数器，分类，同步，异步原理：同步计数器原理，异步原理，74161方法：M数制计数器方法，级联方法，多片级联任意模方法2 习题 P402页，3.22;3.23；3.29；3.30；3.34；3.41；3.45；3.64；3.65；3.67；3.68,
