《时序逻辑电路稀客大.ppt》由会员分享，可在线阅读，更多相关《时序逻辑电路稀客大.ppt（47页珍藏版）》请在三一办公上搜索。
1、第七章 常用时序逻辑功能器件,掌握集成移位寄存器和计数器的功能及应用,寄存器:是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。,一个触发器能存储1位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成。寄存器实际上是若干触发器的集合。,7.1 寄存器,一、集成数码寄存器74LS175,移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。,按移动方式分,单向移位寄存器,双向移位寄存器,左移位寄存器,移位寄存器的逻辑功能分类,右移位寄存器,二、移位寄存器,1单向移位寄存器,（1）右移寄存器（D触发器组成的4位右移寄存器）右移寄存
2、器的结构特点：左边触发器的输出端接右邻触发器的输入端。,D3=Qn2,D1=Q0n,D0=DSI,Q0n+1=DSI,Q1n+1=D1=Q0n,Q2n+1=D2=Qn1,Q3n+1=D3=Qn2,（1）写出激励方程：,（2）写出状态方程：,工作原理,D2=Qn1,D0 D2 D1 D3,1011,DSI=11010000,从高位开始输入,经过4个CP脉冲作用后，从DS 端串行输入的数码就可以从Q0 Q1 Q2 Q3并行输出。串入并出,经过7个CP脉冲作用后，从DSI 端串行输入的数码就可以从DO 端串行输出。串入串出,（2）左移寄存器,2 双向移位寄存器 将右移寄存器和左移寄存器组合起来，并引
3、入一控制端S便构成既可左移又可右移的双向移位寄存器。,左移寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。,当S=1时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作；,其中，DSR为右移串行输入端，DSL为左移串行输入端。,当S=0时，D0=Q1、D1=Q2、D2=Q3、D3=DSL，实现左移操作。,D触发器组成的双向移位寄存器：,三、集成移位寄存器74194,74194为四位双向移位寄存器。,Q0和Q3分别是左移和右移时的串行输出端，Q0、Q1、Q2和Q3为并行输出端。,DSL 和DSR分别是左移和右移串行输入。D0、D1、D2和D3是并行输入端。,74194的功
4、能表,四、环形移位寄存器,环形移位寄存器的特点：将串行输出端联接到串行输入端,例:分析电路的功能,74LS194（1）,VCC,Q0,Q1,Q2,Q3,CP,S0,GND,DIL,DIR,Cr,D0,D3,D2,D1,S1,74LS194（2）,VCC,Q0,Q1,Q2,Q3,CP,S1,GND,DIL,DIR,Cr,D0,D3,D2,D1,S0,.,.,5V,5V,使八个灯从左至右依次变亮,再从左至右依次熄灭.右移 8 个 1，再右移 8 个 0。,7.4 二进制计数器,计数器是数字系统中使用最广泛的时序电路之一。计数：计时钟脉冲的个数。,应用：对时钟脉冲计数，用于分频(亦称分频器)、定时，
5、产生脉冲序列及节拍脉冲，进行数字运算等。,TTL：7490（异步二五十进制加法计数器），74160（同步十进制计数器），74161（同步4位二进制计数器），74190（同步十进制加/减计数器），74191（同步4位二进制加/减计数器），74192（同步十进制加/减计数器双时钟控制），74193（同步4位二进制加/减计数器双时钟控制）；CMOS：40160、40161、40190、40191、40193（功能同TTL对应型号），4510（可预置BCD加/减计数器单时钟），4518（双BCD同步加/减计数器），40110（十进制加/减计数/锁存/七段译码/驱动器）。,常见到集成计数器,T触发器构成
6、的同步二进制加法计数器,（C与Q3占空比不同）,7.4.1 同步二进制加法计数器,7.4.2 同步减法计数器,B,1,B=Q3Q2Q1Q0,7.5 8421BCD码十进制计数器,由T触发器构成的同步十进制加法计数器,C=Q0Q3,状态表,十进制加法计数器状态表与波形图,波形图,例 用D触发器设计一个8421码十进制同步加法计数器。,解：,各触发器的驱动方程:,(2)画出卡诺图，求出D触发器的驱动方程,(3)画出逻辑电路图,该电路能够自启动。,(4)画出完整的状态图，检查设计的计数器能否自启动。,7.6 集成计数器,一、十进制同步可逆计数器(74192),同步置数,异步清零,注意正常计数时各控制
7、端状态,二、同步四位二进制加法计数器(74161),74161状态转换图与波形图,C=Q0Q1Q2 Q3ET,用C作为下一级计数器的计数脉冲时，应为下降沿有效。多片级连时，进位是脉冲沿的概念。,三、二五十进制异步加法计数器,二进制计数,8421码十进制计数器,5421码十进制计数器,复位,置位,用集成计数器的构成任意进制计数器,为降低成本，计数器的定型产品须有足够的批量，故常见的定型产品有：十进制、十六进制（4位二进制）、7位二进制、12位二进制、14位二进制等。若需其它进制计数器，可在此基础上进行设计。,若已有N进制计数器芯片，需M进制计数器，分两种情况：,M N:用一片N进制计数器即可.,
8、M N:视情况需用多片N进制计数器.,用一片N进制计数器实现N以内任意进制(M)计数器,(1)MN的情况,思路:在N个计数状态循环中设法跳越N-M个状态.,设法跳过169=7个状态,1,1,CP,1,例 用74161构成九进制加计数器。,(1)反馈清零法,设法跳过169=7个状态,例 用74161构成九进制加计数器。,(2)反馈置数法:,例：用清零法用74160实现六进制计数器。,六进制加法计数器,过渡状态,清零法存在问题:,清零信号持续时间短,可靠性差。,改进电路:,置数法：,六进制加法计数器,置0,置9,例 用74161组成256进制计数器。,解：,因为1片74161只能构成16进制计数器
9、，而256=1616，所以要用两片74161才能构成此计数器。,片与片之间的连接通常有两种方式：,并行进位(低位片的进位信号作为高位片的使能信号),串行进位(低位片的进位信号作为高位片的时钟脉冲，即异步计数方式),解题分析,(2)MN的情况,用两片N进制计数器实现NN以内任意进制计数器(NMNN),N=1616=256,计数状态:0000 0000 1111 1111,串行进位：低位片的进位作为高位片的时钟,CP,1 1 1 1,+0 0 0 1,并行进位：低位片的进位作为高位片的使能,例：用两片74160接成百进制计数器。,N1,N2,串行进位连接方法:(CP不同),N=N1 N2,并行进位
10、连接方法：(CP相同),个位,十位,只有当第一片计数到1001使C1=1时第二片才为计数状态,此时来CP上升沿两片同时加1计数,其它时间只第一片计数。,N=N1 N2,整体清零方式,M=10 2+9=29(素数),两个清0端并联,注意:片(2)不出现1001状态,C无进位输出,门G1输出脉冲极窄 不适合作进位信号.进位由28译码输出.,存在问题:清零信号持续时间短,可靠性差。,整体置数方式,工作可靠,进位信号可直接从门G引出。,M=10 2+9=29(素数),两个置数端并联,试设计一个能控制光点右移、左移、停止的控制电路。光点右移表示电机正转，光点左移表示电机反转，光点停止移动表示电机停转。电机运转规律如下：正转20秒停10秒反转20秒停10秒正转20秒。,例,解：光点移动可通过发光二极管的亮、灭变化显示出来。为此控制电路应包含两部分：发光二极管的驱动电路和产生控制脉冲的电路。如果四个发光二极管中只有一个亮，并能从左向右或从右向左依次亮，就形成了光点的移动。四位双向移位寄存器74194具有送数、左移、右移、保持功能。用74194驱动发光二极管，便可得到符合题目要求的功能。,S1S0=11送数，,S1S0=01右移 20秒，S1S0=10左移 20秒，S1S0=00保持 10秒。,QAQBQCQD=1000,环型移位,六进制计数器,
