《电信系毕业答辩文档.ppt》由会员分享，可在线阅读，更多相关《电信系毕业答辩文档.ppt（14页珍藏版）》请在三一办公上搜索。
1、毕 业 论 文,论文题目：基于FPGA 的HDB3 码编译码器的设计,基于FPGA 的HDB3 码编译码器的设计,学 生：姜睿指导老师：梁玉红学院：湖北汽车工业学院科技学院专业：电子信息工程班级：,提纲,第一部分：研究概述第二部分：论文框架第三部分：相关概论第四部分：研究方法与过程第五部分:主要结论,研究概述,本设计是基于 EMP7128设计的一个完整的 HDB3 码的编译码器。给出了硬件设计电路图、软件设计流程和HDB3编译码器的仿真波形。本设计中编码器部分采用专用集成芯片CD22103和VHDL建模两种方法来实现。译码器中除了包含有译码的电路外，还包含有单双极性转换，误码检测和位同步提取等
2、功能。双单极性变换的作用是使得双极性的 HDB3 码能够进入 CPLD，同时易于做数字逻辑分析。,论文框架,HDB3码编译原理,译码器实现方法分析,HDB3数字信源与编码单元,理论研究,编码单元可用芯片实现或用VHDL语言建模实现,HDB3 译码器的FPGA实现,仿真,相关概念,译码器：译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。编码器：编码器（encoder）是将信号（如比特流）或数据进行编制、转换为可用以通讯、传输和存储的信号形式的设备。：FPGA（FieldProgrammable Gate Array），即现场可编程门阵
3、列。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。：HDB3 又叫做三阶高密度双极性码C P L D:又叫做复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。,研究方法与过程,FPGA的设计方法,HDB3译码器的FPGA设计流程,进行时序效验时当使用ALT器件时在Msxplus2下操作,设计要求,时序效验,器件编程,在线效验,系统产品,器件编程和在线效验,Max-plus软件设计流程,设计输入,编译,仿真与定时分析,编程,在系统测试,设计修改,HDB3编
4、码原理,HDB3 码的编码原理可简述为：在消息的二进制代码序列中，当连0码的个数不大于3 时，HDB3 编码规律与AMI 码相同，既1码变为+1、-1交替脉冲；当代码序列中出现4 个连0码或超过4 个连0码时，把连0段按4 个0分节，即“0000”，并使第四个0码变成1码，用V 脉冲表示。这样可以消除长连0现象。为了便于识别V 脉冲，使V 脉冲极性与前一个1脉冲极性相同。这样就破坏了AMI 码极性交替的规律，所以V 脉冲为破坏脉冲，把V 脉冲和前3 个连0称为破坏节“000V”；为了使脉冲序列仍不含有直流分量，则必须使相邻的破坏点V 脉冲极性交替；为了保证、两条件成立，必须使相邻的破坏点之间有
5、奇数个1码。如果原序列中破坏点之间的1码为偶数个，则必须补为奇数，即将破坏节中的第一个0码变为1，用B 脉冲表示。这时破坏节变为“B00V”形式。B 脉冲极性与前一个1脉冲极性相反，而B 脉冲极性和V 脉冲极性相同。代码：1000 0 1000 0 1 1 000 0 l 1 AMI 码：-1000 0+1000 0-1+1 000 0-1+1 HDB3 码：-1000-V+1000+V-1+1-B00-V+1-1,HDB3译码原理,对于译码部分从上面的编码原理可以看出，只要将HDB3 码中的B和V变成0，-1变成1，0保持不变，并把归零码变成非归零码，这样就实现了译码。译码部分的关键就是要找
6、出信号中的 V 的位子。由于CPLD 不能接收-5V 的电平，所以，首先利用双单极性变换电路将HDB3 码变换成两路信号，分别对应着pHDB3 和nHDB3 两路信号，其中pHDB3 路信号对应着正极性通道，即只有+1、+B 和+V 信号从该通道中通过，而负极性的信号在此通道中为0；nHDB3 路信号对应着负极性通道，其原理与上相同。把两路信号送入CPLD 中后，就可以用逻辑电路来实现对V 的判决，找出V 后，并把V 和V 前面的第三个码元变为0(因为V 一定是出现在四个连零串中的最后以为，所以V 前面的第三个码元一定对应着0，这样就实现对B 的转换)，即可实现译码。对于本设计来说要做好三个部
7、分：单双极性变换、位同步提取、判断破坏性码,主要结论,HDB3码(3阶高密度双极性码)保持AMI码极性反转的特点，减少了连0串的长度，有利于提取定时信息通过对HDB3码编码原理的分析，提出一种基于FPGA的编码方法，并给出了VHDL语言的实现方法及仿真波形此方法采用2位二进制码实现，在插入破坏符号的同时始终保持极性反转，简化了编程步骤，运行速度快，延时相对较小由于FPGA具有重复可编程的特点，因而灵活性高，调试方便，且开发成本低，运行稳定可靠,HDB3码的编解码硬件实现有很多种方式,这里选用现场可编程门阵列(FPGA)实现其编解码电路.FPGA 是可编程逻辑器件,它是在PAL,GAL等逻辑器件的基础之上发展起来的.同以往的PAL,GAL等相比较,选用FPGA器件的主要优点是:FPGA 集成度高,一片FPGA可替代大量中小规模的数字电路集成芯片;提高电路的可靠性;FPGA具有可擦除可多次编程的能力,使得在电路设计阶段,由于设计错误和设计要求变更时,只需修改原设计文件再对FPGA重新编程即可,提高数字电路设计的灵活性;缩短设计周期,降低设计成本;可建立仿真测试向量,对设计电路进行仿真分析,检验设计电路的正确性.,谢谢大家,
