《计算机组成原理-逻辑运算.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理-逻辑运算.ppt（112页珍藏版）》请在三一办公上搜索。
1、（1）,数字逻辑逻辑代数逻辑门电路组合逻辑电路时序逻辑电路,（2）,1.逻辑代数,1.1 数字电路的基础知识1.2 基本逻辑关系1.3 逻辑代数及运算规则 1.4 逻辑函数的表示法1.5 逻辑函数的化简,（3）,1.1 数字电路的基础知识,数字信号和模拟信号,电子电路中的信号,模拟信号,数字信号,时间连续的信号,时间和幅度都是离散的,例：正弦波信号、锯齿波信号等。,例：产品数量的统计、数字表盘的读数、数字电路信号等。,（4）,模拟信号,数字信号,（5）,模拟电路主要研究：输入、输出信号间的大小、相位、失真等方面的关系。主要采用电路分析方法，动态性能用微变等效电路分析。,在模拟电路中，晶体管一般
2、工作在线性放大区；在数字电路中，三极管工作在开关状态，即工作在饱和区和截止区。,数字电路主要研究：电路输出、输入间的逻辑关系。主要的工具是逻辑代数，电路的功能用真值表、逻辑表达式及波形图表示。,模拟电路与数字电路比较,1.电路的特点,2.研究的内容,（6）,模拟电路研究的问题,基本电路元件:,基本模拟电路:,晶体三极管,场效应管,集成运算放大器,信号放大及运算(信号放大、功率放大）信号处理（采样保持、电压比较、有源滤波）信号发生（正弦波发生器、三角波发生器、）,（7）,数字电路研究的问题,基本电路元件,基本数字电路,逻辑门电路,触发器,组合逻辑电路 时序电路（寄存器、计数器、脉冲发生器、脉冲整
3、形电路）A/D转换器、D/A转换器,（8）,1.2 基本逻辑关系,一、“与”逻辑,与逻辑：决定事件发生的各条件中，所有条件都具备，事件才会发生（成立）,规定:开关合为逻辑“1”开关断为逻辑“0”灯亮为逻辑“1”灯灭为逻辑“0”,逻辑：指事物的前因和后果所遵循的规律逻辑状态：逻辑“真”为“”，逻辑“假”为“”基本逻辑关系：与(and)或(or)非(not),（9）,逻辑符号：,逻辑式：FA B,逻辑乘法逻辑与,真值表特点:任0 则0,全1则1,与逻辑运算规则：,0 0=0 0 1=01 0=0 1 1=1,（10）,二、“或”逻辑,或逻辑：决定事件发生的各条件中，有一个或一个以上的条件具备，事件
4、就会发生（成立）,规定:开关合为逻辑“1”开关断为逻辑“0”灯亮为逻辑“1”灯灭为逻辑“0”,（11）,逻辑符号：,逻辑式：FAB,逻辑加法逻辑或,真值表特点：任1 则1,全0则0。,或逻辑运算规则:,0+0=0 0+1=11+0=1 1+1=1,（12）,三、“非”逻辑,“非”逻辑：决定事件发生的条件只有一个，条件不具备时事件发生（成立），条件具备时事件不发生。,规定:开关合为逻辑“1”开关断为逻辑“0”灯亮为逻辑“1”灯灭为逻辑“0”,（13）,逻辑符号：,逻辑非逻辑反,真值表特点:1则0，0则1。,逻辑式：,运算规则：,（14）,四、几种常用的逻辑关系逻辑,“与”、“或”、“非”是三种基
5、本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。,与非：条件A、B都具备，则F 不发生,其他几种常用的逻辑关系如下表：,（15）,或非：条件A、B任一具备，则F 不发生,异或：条件A、B有一个具备，另一个不具备则F 发生,同或：条件A、B相同，则F 发生,（16）,基本逻辑关系小结,A,（17）,与或非门,（18）,1.3 逻辑代数及运算规则,数字电路要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称逻辑电路，相应的研究工具是逻辑代数（布尔代数）。,在逻辑代数中，逻辑函数的变量只能取两个值（二值变量），即0和1，中间值没有意义。,0和1表示两个对立的逻辑状态，不是数值0和1,逻辑
6、变量具有逻辑属性的变量逻辑表达式也可称作逻辑函数，描述逻辑自变量和逻辑因变量之间的逻辑关系,（19）,1.3.1 逻辑代数的基本运算规则,加运算规则:,0+0=0，0+1=1，1+0=1，1+1=1,乘运算规则:,00=0 01=0 10=0 11=1,非运算规则:,（20）,1.3.2 逻辑代数的运算规律,一、交换律,二、结合律,三、分配律,A+B=B+A,A B=B A,A+(B+C)=(A+B)+C=(A+C)+B,A(B C)=(A B)C,A(B+C)=A B+A C,A+B C=(A+B)(A+C),（21）,求证:（分配律第2条）A+BC=(A+B)(A+C),证明:,右边=(A
7、+B)(A+C),=AA+AB+AC+BC;分配律,=A+A(B+C)+BC;结合律,AA=A,=A(1+B+C)+BC;结合律,=A 1+BC;1+B+C=1,=A+BC;A 1=1,=左边,（22）,四、吸收规则,1.原变量的吸收：,A+AB=A,证明：,A+AB=A(1+B)=A1=A,利用运算规则可以对逻辑式进行化简。,例如：,吸收是指吸收多余（冗余）项，多余（冗余）因子被取消、去掉 被消化了。,长中含短，留下短。,（23）,2.反变量的吸收：,证明：,例如：,长中含反，去掉反。,字母上面没有非运算符的叫做原变量有非运算符的叫做反变量,（24）,五、反演定理,可以用列真值表的方法证明：
8、,德 摩根(De Morgan)定理：,（25）,反演定理内容：将函数式 F 中所有的,变量与常数均取反,（求反运算）,互补运算,1.运算顺序：先括号 再乘法 后加法。,2.不是一个变量上的反号不动。,注意:,用处：实现互补运算（求反运算）。,新表达式：F,显然：,(变换时，原函数运算的先后顺序不变),(反函数，补函数),（26）,例题：,与或式,注意括号,注意括号,（27）,1.4 逻辑函数的表示法,四种表示方法,逻辑代数式(逻辑表示式,逻辑函数式),逻辑电路图:,卡诺图,真值表：将逻辑函数输入变量取值的不同组合与所对应的输出变量值用列表的方式一一对应列出的表格。,（28）,将输入、输出的所
9、有可能状态一一对应地列出。n个变量可以有2n个输入状态。,1.4.1 真值表,列真值表的方法：一般按二进制的顺序，输出与输入状态一一对应，列出所有可能的状态。,（29）,1.4.2 逻辑函数式,逻辑代数式：把逻辑函数的输入、输出关系写成与、或、非等逻辑运算的组合式。也称为逻辑函数式，通常采用“与或”的形式。,例：,与普通代数不同的是，在逻辑代数中，不管是变量还是函数，其取值都只能是0或1，并且这里的0和1只表示两种不同的状态，没有数量的含义。,（30）,一个逻辑函数的表达式可以有与或表达式、或与表达式、与非-与非表达式、或非-或非表达式、与或非表达式5种表示形式,一种形式的函数表达式相应于一种
10、逻辑电路。尽管一个逻辑函数表达式的各种表示形式不同，但逻辑功能是相同的,（31）,1.4.3 卡诺图,卡诺图的构成：将n个输入变量的全部最小项用小方块阵列图表示，并且将逻辑相邻的最小项放在相邻的几何位置上，所得到的阵列图就是n变量的卡诺图。,最小项：构成逻辑函数的基本单元。对应于输入变量的每一种组合。,变量赋值为1时用该变量表示（原变量）变量赋值为0时用该变量的反来表示（反变量）,逻辑相邻：若两个最小项只有一个变量以原、反区别，其他变量均相同，则称这两个最小项逻辑相邻,（32）,最小项：输入变量的每一种组合。,二输入变量卡诺图,卡诺图的每一个方块（最小项）代表一种输入组合，并且把对应的输入组合
11、注明在阵列图的上方和左方。,（33）,1.4.4 逻辑图,把相应的逻辑关系用逻辑符号和连线表示出来，就构成了逻辑图。,F=AB+CD,（34）,1.4.5 逻辑函数四种表示方式的相互转换,一、逻辑电路图逻辑代数式,AB,（35）,二、真值表卡诺图,二变量卡诺图,真值表,（36）,三、真值表、卡诺图逻辑代数式,方法：将真值表或卡诺图中为1的项相加，写成“与或式”,（37）,1.5 逻辑函数的化简,逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。,利用逻辑代数的基本公式,逻辑函数的公式化简法就是运用逻辑代数的基本公式、定理和规则来化简逻辑函数。,利用卡诺图化简,卡诺图
12、适用于输入变量为3、4个的逻辑代数式的化简；化简过程比公式法简单直观。,（38）,利用逻辑代数的基本公式,例1：,（39）,例2：,反演,利用逻辑代数的基本公式,（40）,2.逻辑门电路,2.1 概述2.2 门电路的实现2.3 集成电路 2.4 OC门2.5 三态门,（41）,2.1 概述,门电路：实现基本逻辑运算和常用复合逻辑运算的电子电路（逻辑器件）,门电路的主要类型：与门、或门、与非门、或非门、异或门等。,门电路的输出状态与赋值对应关系：,正逻辑：高电位对应“1”；低电位对应“0”。,混合逻辑：输入用正逻辑、输出用负逻辑；或者输入用负逻辑、输出用正逻辑。,一般采用正逻辑,负逻辑：高电位对
13、应“0”；低电位对应“1”。,（42）,负逻辑门符号画法,在对应的输入端、输出端上加一个小圆圈O（表示相反的含义）加以区别小圆圈当作非号，一条线两端同时加上或消去小圆圈逻辑功能不变一条线上小圆圈从一端可移到另一端，其逻辑功能不变在一个逻辑符号的输入端和输出端同时加上（或去掉）小圆圈，并将加小圆圈的门如是与门改为或门，如是或门改为与门，其逻辑功能不变,（43）,门(电子开关),满足一定条件时，电路允 许信号通过 开关接通。,开门状态：,关门状态：,条件不满足时，信号通不过 开关断开。,（44）,在数字电路中，对电压值为多少并不重要，只要能判断高低电平即可。,K开-VO输出高电平，对应“1”K合-
14、VO输出低电平，对应“0”,（45）,开关作用,二极管,反向截止：,开关接通,开关断开,三极管（C,E),饱和区：,截止区：,开关接通,开关断开,正向导通：,（46）,2.2 门电路的实现,1.分立元件门电路体积大、工作不可靠需要不同电源各种门的输入、输出电平不匹配,2.集成电路TTL型门电路输入和输出端结构都采用半导体晶体管（TTL：Transistor-Transistor Logic）优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大,缺点,（47）,金属-氧化物-半导体场效应管MOS(Metel-Oxide-Semiconductor Field Effect T
15、ransister),扇出系数：与非门电路输出能够驱动同类门的个数,3.集成电路MOS型门电路,（48）,在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。使用时接：电源、输入和输出。数字集成电路具有体积小、可靠性高、速度快、而且价格便宜的特点。,逻辑门数10个以下：小规模集成电路(Small Scale Integration:SSI)逻辑门数1099个：中规模集成电路（Medium Scale Integration:MSI)逻辑门数1009999个：大规模集成电路（Large Scale Integration:LSI)逻辑门数10000个以上：超大规模集成电路（Very
16、 Large Scale Integration:VLSI),2.3 集成电路IC,（49）,集成电路的类型,（50）,TTL门电路及改进74系列,74xx普通标准TTL74LSxx 低功耗肖特基TTL74Sxx肖特基TTL(抗饱和)74ALSxx先进低功耗肖特基TTL74ASxx先进肖特基TTL74Fxx高速TTL,（51）,74LS004个2输入与非门,74LS202个4输入与非门,（52）,74LS04 6个反相器,（53）,74LS02 4个2输入或非门,（54）,能否“线与”？,答案：TTL与非门不允许直接线与,集电极开路的逻辑门（Open Collector),2.4 OC门,问题
17、：TTL与非门能否直接线与？,（55）,OC门可以实现“线与”功能。,F=F1F2F3,符号,输出端要接上拉负载电阻 RL RL 和UCC 可以外接,（56）,OC门的应用,实现“线与”逻辑功能实现电平转换例如，把输出高电平转换为10V时，可将外接的上拉电阻接到10V电源上用做驱动器用OC门来驱动指示灯，继电器和脉冲变压器等实现总线传输,（57）,正常输出端有两种状态高电平状态低电平状态 三态门具有第三种状态高阻状态（悬空状态、禁止状态）输出阻抗很高（相当于与其他电路无关）不是高电平，也不是低电平具有一个控制端控制端无效，输出高阻状态,2.5 三态门（TS门）,（58）,功能表,三态门的符号及
18、功能表,功能表,（59）,三态门主要作为TTL电路与总线间的接口电路。,三态门的用途,工作时，E1、E2、E3分时接入高电平,（60）,三态门(两输入与非),&,A,B,国标,（61）,3.组合逻辑电路,3.1 概述3.2 编码器3.3 译码器 3.4 加法器3.5 数据选择器,（62）,3.1 概述,逻辑电路,组合逻辑电路,时序逻辑电路,功能：输出只取决于 当前的输入。,组成：门电路，不存在记忆元件。,功能：输出取决于当前的输入和原来的状态。,组成：组合电路、记忆元件。,（63）,组合电路的研究内容：,分析：,设计：,给定 逻辑图,得到逻辑功能,分析,给定逻辑功能,画出 逻辑图,设计,（64
19、）,3.2 编码器,所谓编码就是赋予选定的一系列二进制代码以固定的含义。,n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。,一、二进制编码器,二进制编码器的作用：将一系列信号状态编制成二进制代码。,（65）,例：用与非门组成三位二进制编码器。,-八线-三线编码器,设八个输入端为I1I8，八种状态，与之对应的输出设为F1、F2、F3，共三位二进制数。,设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表（即真值表），然后写出逻辑表达式并进行化简，最后画出逻辑图。,（66）,真值表,（67）,8-3 编码器逻辑图,（68）,译码是编码的逆过程，即将某二进制翻译成电路
20、的某种状态。,一、二进制译码器,二进制译码器的作用：将n种输入的组合译成2n种电路状态。也叫n-2n线译码器。,译码器的输入,一组二进制代码,译码器的输出,一组高低电平信号,3.3 译码器,（69）,2-4线译码器74LS139的内部线路,（70）,74LS139的功能表,“”表示低电平有效。,（71）,74LS139管脚图,一片139种含两个2-4译码器,（72）,例：利用线译码器分时将采样数据送入计算机。,（73）,工作原理：（以A0A1=00为例）,脱离总线,（74）,3位二进制译码器,真值表,输入：3位二进制代码输出：8个互斥的信号,（75）,逻辑表达式,逻辑图,电路特点：与门组成的阵
21、列,（76）,集成二进制译码器74LS138,A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），G1、为选通控制端。当G11、时，译码器处于工作状态；当G10、时，译码器处于禁止状态。,（77）,真值表,输入：自然二进制码,输出：低电平有效,（78）,举例：A=1101,B=1001，计算A+B。,0,1,1,0,1,0,0,1,1,加法运算的基本规则：,(1)逢二进一。,(2)最低位是两个数最低位的叠加，不需考虑进位。,(3)其余各位都是三个数相加，包括被加数、加数和低位来的进位。,(4)任何位相加都产生两个结果：本位和、向高位的进位。,用半加器实现,用全加器实现,3.4 加法
22、器,（79）,一、半加器,半加运算不考虑从低位来的进位设：A-加数；B-被加数；S-本位和；C-进位,真值表,（80）,逻辑图,逻辑符号,惯用符号,（81）,二、全加器：,输入：Ai-加数；Bi-被加数；Ci-低位的进位输出：Si-本位和；Ci+1-进位,真值表,逻辑符号,（82）,从一组数据中选择一路信号进行传输的电路，称为数据选择器，又叫多路开关，简称MUX（Multiplexer）,控制信号,输入信号,输出信号,数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。,3.5 数据选择器,（83）,一位数据选择器：从n个一位数据中选择一个数据。m位数据选择器：从n个m位数据中
23、选择一个数据。,控制信号,四二选一选择器,n=2,m=4,（84）,四选一集成数据选择器74LS153,功能表,（85）,4.时序逻辑电路,4.1 概述4.2 基本 RS 触发器4.3 常用触发器 4.4 寄存器和计数器4.5 PLD简介,（86）,时序电路的特点：具有记忆功能。,在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。,4.1 概述,时序电路的基本单元：触发器。,（87）,触发器的功能：形象地说，它具有“一触即发”的功能。在输入信号的作用下，它能够从一种状态(0或1)转变成另一种状态(1或0)。,触发器的特点
24、：有记忆功能的逻辑部件。输出状态不只与现时的输入有关，还与原来的输出状态有关。,触发器的分类：,按功能分：有R-S触发器、D型触发器、JK触发器、T型等；按触发方式划分：有电平触发方式、主从触发方式和边沿触发方式。,（88）,4.2 基本 RS 触发器,反馈,反馈,正是由于引入反馈，才使电路具有记忆功能!,（89）,输入RD=0,SD=1时,若原状态：,1,1,0,0,1,0,1,0,输出仍保持：,若原状态：,0,1,1,1,1,0,1,0,输出变为：,置“0”！,（90）,输入RD=1,SD=0时,若原状态：,1,0,1,0,1,0,0,1,输出变为：,若原状态：,0,0,1,1,0,1,0
25、,1,输出保持：,置“1”！,（91）,输入RD=1,SD=1时,若原状态：,1,0,1,1,1,0,0,1,输出保持原状态：,若原状态：,1,1,0,1,1,0,输出保持原状态：,保持！,（92）,输入RD=0,SD=0时,输出：全是1,注意：当RD、SD同时由0变为1时，翻转快的门输出变为0，另一个不得翻转。因此，该状态为不定状态。,基本触发器的功能表,（93）,1.触发器是双稳态器件，只要令RD=SD=1，触发器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。,2.在控制端加入负脉冲，可以使触发器状态变化。SD端加入负脉冲，使Q1，SD称为“置位”或“置1”端。RD端加入负
26、脉冲，使Q0，RD称为“复位”或“清0”端。,小结,（94）,同步RS触发器,“同步”的含义：由时钟CP决定R、S能否对输出端起控制作用。,直接清零端,直接置位端,（95）,直接清零端,直接置位端,直接清零端、置位端的处理：,（96）,（97）,R S 触发器的电路结构演变过程,由两个与非门构成基本RS触发器,由四个与非门构成同步RS触发器,由九个与非门构成主从RS触发器,公共结构,让其接受时钟控制,克服空翻,（98）,4.3 常用触发器,功能表,Q,D触发器的输出波形,结论：Qn+1=D,1.D触发器（D锁存器）,（99）,触发器的触发方式,触发方式？,研究翻转时刻与时钟脉冲间的关系,电位触
27、发方式,电位触发,正电位触发,负电位触发,CP=1 期间翻转,CP=0 期间翻转,（100）,边沿触发方式,为了免除CP=1期间输入控制电平不许改变的限制，可采用边沿触发方式。其特点是：触发器只在时钟跳转时发生翻转，而在CP1或CP0期间，输入端的任何变化都不影响输出,如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”,（101）,边沿触发的D触发器功能表,触发方式在逻辑符号中的表示：,（102）,功能表,JK触发器的功能小结：,1.当J=0、K=0时，具有保持功能；,2.当J=1、K=1时，具有翻转功能；,3.当J=0、K=1时，具
28、有复位功能；,4.当J=1、K=0时，具有置位功能。,2.JK触发器,（103）,4.4 寄存器,1 数码寄存器,寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。,四位数码寄存器,（104）,八D寄存器：三态输出,共输出控制,共时钟,（105）,2 移位寄存器,所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成三种：,（106）,3 计数器,计数器的作用,记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。,计数器的分类,按工作方式分：同步计数器和异步计数器,按功能分：加法计数器、减法计数器和可逆计数器,按计数器
29、的计数容量(或称模数)来分：各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器等等,（107）,PLD的基本结构,PLD的主体是由与门和或门构成的与阵列和或阵列，因此，可利用PLD来实现任何组合逻辑函数。GAL还可用于实现时序逻辑电路。,4.5 PLD简介可编程逻辑器件（Programmable Logic Device）,（108）,PROM(可编程ROM)与门阵列固定，或门阵列可编程PLA(可编程逻辑阵列)与门阵列和或门阵列都可编程PAL(可编程阵列逻辑)与门阵列可编程，或门阵列固定，有多种输出和反馈结构GAL(通用阵列逻辑)在PAL和PLA基础上，具有可擦除、可重新编程的能力
30、ISP(在系统可编程)器件可以在用户自己设计的目标系统上，为实现预定逻辑功能而对逻辑器件进行编程或改写,PLD的类型,（109）,大规模集成电路分类,非用户定制电路，即通用集成电路全用户定制电路，即专用集成电路ASIC（Application Specific Integrated Circuit）为了满足各种特殊应用要求而生产的集成电路半用户定制电路（通常归为ASIC的一个分支）厂家生产标准的半成品（具有通用性），再由用户根据要求进行适当处理（实现特定功能）可编程逻辑器件PLD（PLD：Programmable Logic Device）是广泛应用的半用户定制电路,（110）,练习题,逻辑代
31、数有哪三种基本运算？其运算规则是什么？何谓“异或”门，写出其逻辑表达式、画出其电路符号、列出其真值表。化简下列逻辑函数说明上升沿触发的D触发器的功能，画出其电路符号,第2章教学要求-3,掌握数字信号的特点掌握逻辑与、或、非的逻辑关系，以及它们的逻辑表达式、真值表、逻辑符号、运算规则熟悉与非、或非、异或的逻辑规律、表达式和逻辑符号理解逻辑变量、逻辑电路（数字电路）、逻辑代数（布尔代数）的概念掌握逻辑代数的基本运算规则和运算规律（定律）：交换律、结合律、分配律、反演定理熟悉用真值表、逻辑表达式、逻辑电路图表达逻辑函数的方法，了解卡诺图的作用掌握简单的逻辑化简方法（最简与或式）,第2章教学要求-4,理解门电路、正逻辑和负逻辑的概念，掌握三态门的特点、用途和电路符号区别组合逻辑电路和时序逻辑电路掌握编码器、译码器、加法器、数据选择器（多路开关）的作用熟悉触发器的特点、基本RS触发器的功能和逻辑符号理解同步时钟、高电平有效、低电平有效的含义掌握D触发器的功能和逻辑符号，熟悉电平触发和边沿触发的区别了解数码寄存器、移位寄存器、计数器、PLD的作用,
