《北航《嵌入式系统》课件-第二章.ppt》由会员分享，可在线阅读，更多相关《北航《嵌入式系统》课件-第二章.ppt（129页珍藏版）》请在三一办公上搜索。
1、2,C H A P T E R,嵌入式硬件基础,本节提要,1,3,2,4,嵌入式系统硬件基础,嵌入式系统开发环境,嵌入式系统硬件开发流程,芯片封装知识简介,嵌入式系统硬件部分,嵌入式系统软件部分,如人的大脑，决定了硬件的操作模式。通过良好的操作系统以及应用程序，把硬件功能发挥到极至。,如人的手、脚、神经等部位，决定了嵌入式系统的先天功能。如运算能力和I/O接口等。,RISC和CISC冯诺依曼体系结构和哈佛体系结构流水线嵌入式微处理器体系结果总线高速输入输出接口输入输出设备存储器,嵌入式系统硬件基础,CISC和RISC,CISC：复杂指令集（Complex Instruction Set Com
2、puter）具有大量的指令和寻址方式，指令长度可变8/2原则：80%的程序只使用20%的指令大多数程序只使用少量的指令就能够运行。,RISC：精简指令集（Reduced Instruction Set Computer)只包含最有用的指令，指令长度固定确保数据通道快速执行每一条指令使CPU硬件结构设计变得更为简单,CISC与RISC的数据通道,IF,ID,REG,ALU,MEM,开始,退出,IF,ID,ALU,MEM,REG,微操作通道,开始,退出,单通数据通道,RISC：Load/Store结构,CISC：寻址方式复杂,CISC的背景和特点,背景:存储资源紧缺,强调编译优化增强指令功能，设置
3、一些功能复杂的指令，把一些原来由软件实现的、常用的功能改用硬件的（微程序）指令系统来实现为节省存储空间，强调高代码密度，指令格式不固定，指令可长可短，操作数可多可少寻址方式复杂多样，操作数可来自寄存器，也可来自存储器采用微程序控制，执行每条指令均需完成一个微指令序列CPI，指令越复杂，CPI越大。,CISC的主要缺点,指令使用频度不均衡。高频度使用的指令占据了绝大部分的执行时间，扩充的复杂指令往往是低频度指令。大量复杂指令的控制逻辑不规整，不适于VLSI工艺VLSI的出现，使单芯片处理机希望采用规整的硬联逻辑实现，而不希望用微程序，因为微程序的使用反而制约了速度提高。(微码的存控速度比CPU慢
4、5-10倍)。软硬功能分配复杂指令增加硬件的复杂度，使指令执行周期大大加长，直接访存次数增多，数据重复利用率低。不利于先进指令级并行技术的采用流水线技术,RISC基本设计思想,减小CPI:CPUtime=Instr_Count*CPI*Clock_cycle精简指令集：保留最基本的,去掉复杂、使用频度不高的指令采用Load/Store结构，有助于减少指令格式，统一存储器访问方式采用硬接线控制代替微程序控制,RISC:减少指令平均执行周期数,CPUtime=Instr_Count*CPI*Clock_cycleICRISC IC CISC,30%-40%CCRISC CCCISCCPIRISC
5、CPICISC，20%超标量、超流水线、VLIW等系统结构，目标在于减小CPI，可使CPI1,RISC的提出与发展,Load/Store结构提出：CDC6600(1963)-CRAY1(1976)RISC思想最早在IBM公司提出，但不叫RISC，IBM801处理器是公认体现RISC思想的机器。1980年，Berkeley的Patterson和Dizel提出RISC名词，并研制了RISC-,实验样机。1981年Stenford的Hennessy研制MIPS芯片。85年后推出商品化RISC:MIPS1(1986)和SPARC V1(1987),典型的高性能RISC处理器,SUN公司的SPARC(1
6、987)MIPS公司的SGI:MIPS(1986)HP公司的PA-RISC,IBM,Motorola公司的PowerPCDEC、Compac公司的Alpha AXPIBM的RS6000(1990)第一台Superscalar RISC机,CISC与RISC的对比,冯诺依曼体系结构,冯诺依曼体系结构,指令寄存器,控制器,数据通道,输入,输出,中央处理器,存储器,程序,指令0,指令1,指令2,指令3,指令4,数据,数据0,数据1,数据2,哈佛体系结构,指令寄存器,控制器,数据通道,输入,输出,CPU,程序存储器,指令0,指令1,指令2,数据存储器,数据0,数据1,数据2,地址,指令,地址,数据,流
7、水线技术,流水线(Pipeline)技术：几个指令可以并行执行 提高了CPU的运行效率 内部信息流要求通畅流动,译码,取指,执行add,译码,取指,执行sub,译码,取指,执行cmp,时间,Add,Sub,Cmp,指令流水线以ARM为例,为增加处理器指令流的速度，ARM7 系列使用3级流水线.允许多个操作同时处理，比逐条指令执行要快。PC指向正被取指的指令，而非正在执行的指令,Fetch,Decode,Execute,从存储器中读取指令,解码指令,寄存器读（从寄存器Bank）移位及ALU操作寄存器写（到寄存器Bank）,PCPC,PC-4PC-2,PC-8PC-4,ARMThumb,最佳流水线
8、,该例中用6个时钟周期执行了6条指令所有的操作都在寄存器中（单周期执行）指令周期数(CPI)=1,操作,周期,1 2 3 45 6,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Decode,Execute,Fetch,Decode,Fetch,Fetch,LDR 流水线举例,该例中，用6周期执行了4条指令指令周期数(CPI)=1.5,周期,操作,123456,Fetch,Decode,Execute,Fetch,Decode,Ex
9、ecute,Fetch,Decode,Execute,Data,Writeback,Fetch,Decode,Execute,Fetch,Decode,Fetch,分支流水线举例,流水线被阻断注意:内核运行在ARM状态,周期,1 2 3 4 5,地址 操作,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Fetch,Fetch,Decode,Execute,Linkret,Adjust,Fetch,Decode,Fetch,超标量执行,超标量(Superscalar)执行：超标量CPU采用多条流水线结构,执行1,取指,指令,译码2,
10、译码1,执行2,执行1,取指,译码2,译码1,执行2,流水线1,流水线2,数据回写,高速缓存（CACHE）,1、为什么采用高速缓存 微处理器的时钟频率比内存速度提高快得多，高速缓存可以提高内存的平均性能。2、高速缓存的工作原理 高速缓存是一种小型、快速的存储器，它保存部分主存内容的拷贝。,CPU,高速缓存控制器,CACHE,主存,数据,数据,地址,总线和总线桥,ARM公司提出的AMBA总线标准,嵌入式处理器体系结构,按体系结构的不同可分为五大类ARMMIPSPOWER PCX86SH系列,ARM 公司的ARM RISC处理器ARM 7 Thumb 家族ARM 9 Thumb 家族ARM 10
11、Thumb 家族ARM 11 Thumb 家族,Intel StrongARM,StrongARM 110StrongARM 1100StrongARM 1110StrongARM 1111,INTEL的Xscale架构处理器,基于ARM V5TE体系结构兼容ARM V5TE ISA指令集（不支持浮点指令集）在处理器内核周围提供了指令和数据存储器管理单元指令、数据和微小数据缓存写缓冲、挂起缓冲和分支目标缓冲器电源管理性能监控调试JTAG单元以及协处理器接口MAC协处理器内核存储总线,MIPS,从1986年推出R2000处理器以来，MIPS陆续推出R3000、R4000、R8000等。之后,MI
12、PS公司的战略发生变化，把重点放在嵌入式系统。1999年，MIPS公司发布了MIPS32和MIPS64体系结构标准，集成了原来所有的MIPS指令集，并且增加了许多更强大的功能。此后MIPS公司又陆续开发了高性能、低功耗的32位和64位处理器内核。,MIPS RISC,MIPS,在MIPS的32位内核中4K系列对应于SOC应用设计；M4K系列内核是为在下一代消费电子、网络、宽带应用中越来越受欢迎的多CPU SOC所设计；4KE系列具有目前32位通用嵌入式处理器中最高的DMIPS/MHz性能指标；4KS系列由于采用了特殊的SmartMIPS体系结构，特别适用于需要安全数据传输的领域，比如网络、智能
13、卡等；5K和20Kc系列属于MIPS的64位内核5K能提供1.4DMIPS/MHz的性能以及最低350MHz的运行速率。20Kc是当今最快的可授权嵌入式处理器内核。一般运行在600MHz，具有7段流水线的20Kc内核，能提供1.2GFLOPS的峰值浮点运算能力。,MIPS,在嵌入式处理器市场中，基于MIPS内核的处理器占据了相当大的数量2002年，一共付运了8700万片采用MIPS内核的嵌入式处理器，份额仅次于ARM位居全球第二。在目前快速增长的比如Cable Modem、DSL Modem、DVD录像机等领域内，MIPS的市场份额位居第一。MIPS的合作伙伴包括了AMD，IDT，NEC，TI
14、，SONY等众多厂商,PowerPC体系结构,Motorola半导体（现Freescale半导体）联合IBM以及苹果电脑 IBMPowerPC750 PowerPCG3 MotorolaMPC MC,X86体系结构,Intel X86体系结构AMD最新的X86体系结构嵌入式处理器产品为Geode 系列处理器 CISC指令集,SH体系结构,SH(SuperH)系列是由前日立半导体公司（现Renesas公司）推出的嵌入式处理器 SH系列的CPU指令格式是固定的，只有一个字长，绝大多数指令是单周期完成的，即使是复杂的乘加指令也仅需2个时钟周期 为了克服内存访问的瓶颈，SH的CPU简化寻址方式，采用L
15、oad/Store(装载/存储)结构，并且在片内设置高速缓存，以减少访问内存的时间,1999年底，SH系列累计生产达1.18亿片。SH系列投入市场后，用量最多的是工业，占总量的36%，第二位是办公自动化，占总量的26%；第三位是消费领域；再其次的是通信领域。此外，汽车导航、定位、控制系统，也是SH系列不小的一个市场。在美国，SH系列占有较大的市场份额 型号SH1-4（32位）SH5(64位),总线,总线的主要参数有总线的带宽总线的位宽总线的工作时钟频率,总线机制,微处理器（CPU）是嵌入式系统硬件平台的核心构件，但不是全部。按照冯诺依曼体系结构思想，计算机的硬件是由CPU、存储器和I/O设备三
16、部分组成的。总线是把CPU与存储器、I/O设备相连接的信息通道，但总线并不仅仅指的是一束信号线，而应包含相应的通信协议。按照使用场合的不同，总线分成芯片级总线（CPU总线）、板卡级总线（内总线）和系统级总线（外总线）。,ISA,IBM 公司于1981 年推出的基于8 位机PC/XT 的总线，称为PC 总线。IBM 公司于1984 年推出了16 位PC 机PC/AT，其总线称为AT 总线。然而IBM 公司从未公布过他们的AT总线规格。由Intel 公司，IEEE 和EISA 集团联合开发了与IBM/AT 原装机总线意义相近的ISA 总线，即8/16 位的“工业标准结构”(ISA-Industry
17、 Standard Architecture)总线。6.66MHZ至26.66MHZ，典型8MHzEISA总线，32位,PCI,1991 年下半年，Intel 公司首先提出了PCI 的概念。Intel联合IBM、Compaq、AST、HP、DEC 等100 多家公司成立了PCI 集团，其英文全称为：Peripheral Component Interconnect Special Interest Group(外围部件互连专业组)，简称PCISIG。93年发布PCI2.0，32位，33MHz。5个以上PCI插槽AGP（图形加速处理）90年代后期，PCI-X，64位/66MHz,PCI力不从心,
18、南桥/北桥Intel 440系列以后PCI地位大大降低,3GIO-PCI Express,PCI VS.PCI Express,PCI,PCI Express,CPCI,CPCI（Compact PCI）PICMG协会于1994提出来的一种总线接口标准，面向嵌入式设备解决了VME与PCI总线不兼容问题，与PCI完全兼容高可靠性（99.999%）、低价位热插拔（hot swap）,PC104,PC104是一种专门为嵌入式控制而定义的工业控制总线，实质上就是一种紧凑型的IEEE-P996（ISA）。PC104 有两个版本，8 位和16 位，分别与PC 和PC/AT 相对应。PC104PLUS 则与
19、PCI总线相对应。,I2C,PHILIPS 开发了一种用于内部IC控制的简单的双向两线串行总线I2C(Inter-Integrated Circuit)最高速率100Kbps，25英尺，最多可支持40个设备,数据线,时钟线,CAN（Controller Area Network）,80年代末，由德国Bosch公司最先提出被设计作为汽车环境中的微控制器通讯，在车载各电子控制装置ECU 之间交换信息，形成汽车电子控制网络。发动机管理系统、变速箱控制器、仪表装备、电子主干系统中，均嵌入CAN 控制装置。使用CSMA/CD协议40米以内，1Mbps；10Km，5Kbps；理论上可以支持无限多个设备可靠
20、性高，误码率为10-11抗电磁干扰性强,高速输入与输出接口,IrDA/FastIrDA（Infrared Data Association）红外线发光二极管发射硅晶PIN光检二极管接受控制电路IrDA 1.0和1.1装置的通讯距离可达1公尺，误码率为10-9，光源外围的最大亮度为10klux（勒克斯）,红外传输特点,距离小于一米低速9.6115K bps高速14M bps工业高速16M bps,红外芯片接口,Bluetooth 接口,功耗低100M，100mW10M，2.5mW1M，1mW2.4-2.4835 GHz(使用ISM频段)优势:世界范围内可用劣势:与IEEE 802.11b产品相互
21、干扰声音和数据传输，总带宽为1Mbps成本低低于US$5/蓝牙芯片,蓝牙和红外线的比较：,USB（Universal Serial Bus）,IBM、Compaq、Nortel、NEC、Intel以及Microsoft联合距离5 米，Hub30米树拓扑结构，127个点，4线（2根电源线，2根数据线）低速 USB1.1，1.5 M bpsUSB 2.0 速率高达480Mbps支持热插拔和即插即用,Ethernet/Fast Ethernet,802.310M/100M Ethernet100m，RJ45接口MAC层协议 CSMA/CD,IEEE1394,起源于APPLE公司1986年提出的Fir
22、eWireMPU与多媒体设备连接接口20400M bps，高速串行总线P1394b 1.6Gbps,100米支持63个器件，长度4.5米热插拔，即插即用Sony：iLink；TI：Lynx Apple：FireWire,LCD显示器,Liquid Crystal Display，液晶显示器液晶介于固态和液态液晶棒状分子在外加电场的作用下排列状态发生变化，使得通过液晶显示器件的光被调制，从而在显示屏上呈现出不同颜色。每个显示象素都可以单独被电场控制。适用于低压、微功耗电路,段式液晶常见段式液晶的每字为8 段组成，即8 字和一点，只能显示数字和部分字母。字符型液晶字符型液晶是用于显示字符和数字的图
23、形点阵式液晶又将其分为TN、STN（DSTN）、TFT 等几类,LCD显示器类型,触摸屏,嵌入式系统中的触摸屏分为电阻式、电容式和电感式三种 其中电阻式触摸屏最为常用 电阻触摸屏的工作部分一般由三部分组成，两层透明的阻性导体层、两层导体之间的隔离层、电极 触摸屏工作时，上下导体层相当于电阻网络，当某一层电极加上电压时，会在该网络上形成电压梯度。如有外力使得上下两层在某一点接触，则在电极未加电压的另一层可以测得接触点处的电压，从而知道接触点处的坐标。,电容式触摸屏,电容式触摸屏是一块四层复合玻璃屏，玻璃屏的内表面和夹层各涂一层ITO（氧化铟锡），四个角引出四个电极。当用户触摸电容屏时，由于人体电
24、场，用户手指和工作面形成一个耦合电容，因为工作面上接有高频信号，于是手指会吸收一个很小的电流，这个电流分别从屏的四个角上的电极中流出，理论上流经四个电极的电流与手指头到四角的距离成比例，控制器通过对四个电流比例的精密计算，得出位置,电感式触摸屏,电感式触摸屏的工作原理是在触摸笔中安装LC 谐振线圈通过改变与安装有激励线圈及感应线圈的触摸屏之间的空间距离，使电磁场发生变化从而计算出触点的位置,存储器系统,寄存器,高速缓存SRAM,主存储器DRAM,本地存储器 Flash、ROM、磁盘,网络存储器 Flash、ROM、磁盘,时钟周期,0,110,50100,20000000,分层结构,存储器种类,
25、RAM：随机存取存储器，SRAM：静态随机存储器，DRAM：动态随机存储器 1）SRAM比DRAM快 2）SRAM比DRAM耗电多 3）DRAM存储密度比SRAM高得多 4）DRM需要周期性刷新ROM：只读存储器EPROMEEPROMFLASH：闪存,闪速存储器(FLASH),相对传统的EPROM芯片，这种芯片可以用电气的方法快速地擦写 由于快擦写存储器不需要存储电容器，故其集成度更高，制造成本低于DRAM 它使用方便，既具有SRAM读写的灵活性和较快的访问速度，又具有ROM在断电后可不丢失信息的特点，所以快擦写存储器技术发展十分迅速,NOR技术,NOR技术闪速存储器是最早出现的Flash M
26、emory，目前仍是多数供应商支持的技术架构，它源于传统的EPROM器件。与其它Flash Memory技术相比，具有可靠性高、随机读取速度快的优势。在擦除和编程操作较少而直接执行代码的场合，尤其是代码（指令）存储的应用中广泛使用。由于NOR技术Flash Memory的擦除和编程速度较慢，而块尺寸又较大，因此擦除和编程操作所花费的时间很长，在纯数据存储和文件存储的应用中，NOR技术显得力不从心。,NAND技术,NAND技术 Flash Memory具有以下特点：以页为单位进行读和编程操作，1页为256或512字节；以块为单位进行擦除操作，1块为4K、8K或16K字节。具有快编程和快擦除的功能
27、，其块擦除时间是2ms；而NOR技术的块擦除时间达到几百ms。数据、地址采用同一总线，实现串行读取。随机读取速度慢且不能按字节随机编程。芯片尺寸小，引脚少，是位成本(bit cost)最低的固态存储器，突破了每兆字节1元的价格限制。芯片包含有失效块，其数目最大可达到335块（取决于存储器密度）。失效块不会影响有效块的性能，但设计者需要将失效块在地址映射表中屏蔽起来。基于NAND的存储器可以取代硬盘或其它块设备。,常见的存储器扩充装置,CF扩充装Compact Flash所有Windows CE 支持,常见的存储器扩充装置,SD扩充装置（Secure Digital）Panasonic Scan
28、disk Toshiba,常见的存储器扩充装置,Memory StickSony,本节提要,1,3,2,4,嵌入式系统硬件基础,嵌入式系统开发环境,嵌入式系统硬件开发流程,芯片封装知识简介,嵌入式系统的开发流程,需求分析及规格说明,选择主要芯片,确定编程语言,选择开发环境,RTOS的使用,选择开发方案,测试工具与其他辅助设备,嵌入式系统的开发设计与调试,设计,生产,IDE,软件开发与测试,评估板,仿真器,逻辑分析仪,边界扫描测试仪,示波器,开发环境,什么是嵌入式开发环境：,源程序,目标文件,可重定位程序,可执行文件,编译器/汇编器/链接定位器调试器/仿真器主机（Host）及其工作平台实时操作系
29、统（可选）目标评估系统（可选）测试工具（软件/硬件/协议等，可选）其他辅助设备（可选）,典型的开发环境,ARM的编译器（1）,ADS1.2ARM公司出品IDE环境，包括ARM/Thumb汇编器：armasmANSI C 编译器-armcc 和 tccISO/Embedded C+编译器-armcpp and tcpp链接器 armlinkWindows 集成开发环境 CodeWarrior格式转换器 fromelf库管理器-armar调试器模拟调试器：ARMulatorJTAG调试：AXD（与Multi-ICE配合）支持所有ARM内核，最新版本：RealView2.0,ARM的编译器（2）,E
30、W-ARM瑞典IRA公司出品著名的嵌入式工具提供商，以提供编译器/协议栈/统一建模工具著称主要产品：Embeded Workbench（EW）、Make APP、Visual State等EW-ARM：针对ARM的集成开发环境：C/C+编译器C-SPY 模拟调试器ROM-Monitor多种级别代码优化方法，满足用户在速度、文件大小方面的要求内建ARM特性优化器支持多种断点模式支持Nucleus,VxWorks等RTOSGreenhillsGNU,嵌入式系统的调试（1）,嵌入式系统的调试有四种基本方法模拟调试（Simulator）软件调试（Debugger）BDM/JTAG调试（BDM/JTAG
31、 Debugger）全仿真调试（Emulator）,嵌入式系统的调试（2）,模拟调试（Simulator）调试工具和待调试的嵌入式软件都在主机上运行，由主机提供一个模拟的目标运行环境，可以进行语法和逻辑上的调试。优点：简单方便，不需要目标板，成本低缺点：功能非常有限，无法实时调试大多数调试工具都提供Simulator功能,嵌入式系统的调试（3）,软件调试（Debugger）主机和目标板通过某种接口（通常是串口）连接，主机上提供调试界面，待调试软件下载到目标板上运行。这种方式的先决条件是要在Host和Target之间建立起通信联系（目标板上称为监控程序Monitor）优点：纯软件，价格较低，简单
32、，软件调试能力较强缺点：需要事先烧制Monitor（往往需多次试验才能成功）且目标板工作正常，功能有限，特别是硬件调试能力较差。,PC,Target,Monitor,串口,嵌入式系统的调试（4）,BDM/JTAG调试 这种方式有一个硬件调试体。该硬件调试体与目标板通过BDM、JTAG等调试接口相连，与主机通过串口、并口、网口或USB口相连。待调试软件通过BDM/JTAG调试器下载到目标板上运行。优点：方便、简单，无须制作Monitor，软硬件均可调试缺点：需要目标板，且目标板工作基本正常（至少MCU工作正常），仅适用于有调试接口的芯片,Target,PC,接口,BDM/JTAG Debugge
33、r,嵌入式系统的调试（5）,全仿真调试（Emulator）这种方式用仿真器完全取代目标板上的MCU，因而目标系统对开发者来说完全是透明的、可控的。仿真器与目标板通过仿真头连接，与主机有串口、并口、网口或USB口等连接方式。由于仿真器自成体系，调试时既可以连接目标板，也可以不连接目标板（Stand alone）。优点：功能非常强大，软硬件均可做到完全实时在线调试缺点：价格昂贵。,ARM的调试方式,模拟调试SDT2.52:ARMulatorADS1.2：ARMulatorTrace32：SimulatorEW-ARM：C-spy软件调试ADS1.2：Angel（串口）SDT2.52 Angel（串
34、口）JTAG调试ARM：Multi-ICE,简易型仿真器Trace32-ICD for ARMHitex：Tanto for ARM全仿真调试Trace32-FIRE/ICE,ARM调试工具,Multi-ICEARM公司出品与ADS配套使用支持不同的ARM内核另有Multi-trace模块可选,选择实时操作系统RTOS,对于复杂的嵌入式系统应考虑使用RTOSRTOS的作用：提供API（应用编程接口）：操作系统为应用程序员提供可供调用的API，允许程序员致力于应用程序的开发 简化系统设计：实时嵌入式系统比非实时系统更难设计.使用实时多任务的内核能简化系统设计，可将复杂的应用程序分为几个不同的任务
35、，由内核去对他们协调处理实验平台如下支持ARM的实时操作系统：uC/OSLinux,嵌入式系统编程语言,Data from Japan ITRON survey for new embedded systems,本节提要,1,3,2,4,嵌入式系统硬件基础,嵌入式系统开发环境,嵌入式系统硬件开发流程,芯片封装知识简介,嵌入式系统硬件方案分析与设计,三个阶段：系统方案分析与设计PCB的仿真设计PCB的调试与测试,系统方案分析与设计阶段,根据系统所要完成的功能，选择合适的处理器和外围器件，完成系统的功能框图设计和原理图设计,PCB仿真设计阶段,需要在EDA仿真设计平台下，对PCB板上的信号完整性、
36、EMI等进行仿真，根据仿真结果来对PCB进行合理的布局布线，完成PCB的设计,PCB的加工,对加工完成的PCB进行调试和测试，完成整个系统硬件的设计,以一个便携式GPS导航系统的开发实例来说明整个系统设计的流程,需求,便携式GPS导航系统是一个手持的电池供电系统，需要完成以下功能 能够存储电子地图信息并在LCD显示屏上显示能够接收GPS信号，根据GPS收到的信息可以确定当前在地图中所处的位置给定起点和终点可以计算出合理的行进路线可以通过以太网下载更新电子地图或系统软件有USB主端接口，满足USB1.1规范，可以挂接键盘、鼠标和存储设备等,分析,根据系统功能，可以确定该系统需要有以下的内存和功能
37、接口 32MB Flash存储器，用于存储电子地图信息4MB Flash存储器，用于存储系统软件64MB SDRAM，用作系统运行内存TFT-LCD接口，支持16位颜色，6.4英寸TFT-LCD显示屏RS232接口，用于与GPS模块通讯10M以太网接口USB主端接口支持6.4英寸四线电阻式触摸屏,处理器的选择,嵌入式系统设计的差异性极大，因此选择是多样化的 选择：PXA255是Intel 公司采用XScale微体系结构开发的一款嵌入式处理器，主要面向手持多媒体应用 特性高性能、低功耗的XScale处理器核，时钟频率按不同型号分为200MHz、300MHz和400MHz系统总线速度比PXA250
38、提高一倍，当内核工作在400MHz时系统总线频率为200MHz采用0.18微米工艺制造，17 mm x 17 mm x 1.75mm，256脚PBGA封装采用Intel多媒体处理技术增强型存储器控制器，支持2.5V3.3V、1632位的存储器支持MMCSD卡和PCMCIACF卡提供920Kbps蓝牙接口,外围部件 存储器控制器。可为多种存储器芯片提供可编程的控制信号。支持4个SDRAM分区，6个SRAM、SSRAM、FLASH、ROM、SROM静态片选和2个PCMCIA或COMPACT FLASH槽时钟和电源控制器。时钟可由3.6864MHz和一个可选的32.768KHz两种晶体驱动。3.68
39、64MHz晶体驱动一个核心锁相环和一个外围锁相环。32.768KHz晶体产生一个硬件复位后选定的可选时钟源，用于驱动实时时钟(RTC)、电源管理控制器和中断控制器USB从端设备控制器。支持多达16个终结点，提供一个内部产生的48MHz时钟DMA控制器。提供16个优先级不同的通道，用于响应来自片内外围部件和片外设备的数据传输请求液晶控制器。提供支持双扫描无源阵列彩显（DSTN，俗称伪彩）或有源阵列彩显（TFT，俗称真彩）屏的接口。最大支持显示分辨率为10241024像素,AC97控制器。支持AC97 2.0修订版本的多媒体数字信号编解码器，为立体PCM输入输出、Modem输入输出和单一的麦克风输
40、入都提供了单独的16位通道I2S控制器。为标准I2S多媒体数字信号编解码器提供了串行连接。I2S控制器引脚与AC97控制器引脚复用MMC控制器。提供到标准存储卡的串行接口,数据传输速率最高可达20Mbps高速红外(FIR)通讯端口。基于4Mbps的红外数据协会(IrDA)规格，工作于半双工模式下同步串行协议端口(SSP)控制器。提供7.2Kbps到1.84Mbps的全双工同步串行接口。SSP接口支持National Semiconductor 的Microwire协议、Texas Instruments的同步串行协议（SSP）和Motorola 的SPI协议 I2C总线接口单元。提供2个引脚的
41、通用串行通讯端口，其中一个引脚用于数据和地址，另一个用于时钟,通用I/O引脚。每个引脚都可以独立地编程定义为输入或输出4个UART。每一个UART都能用作低速红外收发全功能UART(FFUART)：可编程波特率最大为230Kbps，提供完整的modem控制引脚蓝牙UART(BTUART)：可编程波特率最高可达921Kbps，提供部分modem控制引脚标准UART(STUART)：可编程波特率最高可达230Kbps，不提供任何modem控制引脚，但可通过GPIO引脚提供 硬件UART(HWUART)：它带有硬件流控制，提供部分modem控制引脚，其编程可调的波特率可高达921.6Kbps。硬件U
42、ART的引脚与PCMCIA的控制引脚复用实时时钟。实时时钟可提供恒定频率的输出，它带有可编程闹钟寄存器，可用于从休眠模式中唤醒处理器OS定时器。可用于提供一个带有4个寄存器的3.6864MHz参考计数器。这些寄存器可用于产生中断，其中一个还能用于产生看门狗中断脉冲宽度调制(PWM)。其频率和占空比可以独立编程 中断控制。中断控制器可以通过屏蔽寄存器禁用或启用单个中断源网络同步串行协议端口(NSSP)。该端口可用于连接其他的网络ASIC,为什么选择PXA255？,处理器性能 不是在于挑选速度最快的处理器，而是在于选取能够完成作业的处理器和I/O子系统 可能会升级的系统，可以考虑在完成目前作业的情
43、况下还能够有一定的性能余量处理器 便携式GPS导航系统在显示和路线计算方面对处理器的性能要求都比较高，而PXA255则具有较高的处理性能，系统时钟频率可以达到400MHz，外围总线频率可以达到100MHz，能够较好的完成该系统所要求的功能,集成外围接口内部有集成的LCD控制器，可以直接支持16位颜色的TFT-LCD显示屏有多个UART通讯口，可以方便的扩出与GPS模块通讯的RS232通讯口使系统的设计变得相对简单 功耗 当工作在400MHz时钟频率运行模式下，PXA255的功耗的典型值仅为411mW如果降低工作频率，处理器的功耗会变得更低PXA255还提供了加速模式、运行模式、待机模式和睡眠模
44、式这四种工作模式，可以方便的进行电源管理 在相应的开发板上做前期的试验评估，确保在软硬件方面都能够满足设计的要求,外围器件的选择,Micron公司的MT48LC16M16A2是位宽为16位，容量为32MB的SDRAM。系统中采用两片MT48LC16M16A2来组成所需要的32位宽、32MB的运行内存。Intel公司的TE28F160C3T和28F128J3C是两款NOR型闪存。系统中分别采用两片TE28F160C3T和两片28F128J3C来用作系统程序的存储器和电子地图的存储器。,10M以太网接口可以通过CirrusLogic公司的CS8900A来提供 CS8900A是用于嵌入式设备的低成本
45、以太局域网控制器。它的高度集成设计使其不再需要其它以太网控制器所必需的昂贵外部器件。CS8900A包括片上RAM，10Base-T传输和接收滤波器，以及带24毫安驱动的直接ISA-总线接口,Cypress公司的SL811HS可用来提供系统中所需的满足USB1.1规范的USB主端接口。SL811HS是一个既可以作为USB主端也可以作为USB从端，既可以工作在全速模式（12Mbps）也可以工作在低速模式（1.5Mbps）的嵌入式USB主端/从端控制器它可以直接与多种总线挂接，如嵌入式处理器的数据总线、ISA总线和PCMCIA总线等,TI公司的ADS7843E是一款高性能低功耗的四线电阻式触摸屏控制
46、器通过它系统可以方便的挂接四线电阻式触摸屏内部集成一个12位分辨率的模数转换器（ADC），最高转换速度可以达到125KHz，并通过串行口与处理器进行通讯,电源方案的设计,两种基本的直流/直流变换的电源供电方式线性稳压电源开关稳压电源线性稳压电源优点就是电路结构简单，可靠性高，所需电路元件数量少，电源纹波小一个致命的弱点就是效率低，功耗大开关稳压电源优点就是转换效率高，一般可以达到80以上 升降压比较灵活 便携式GPS导航系统是一个电池供电的手持系统 尽量使用高转换效率的开关稳压电源来实现系统的供电,整体框架图,嵌入式系统硬件仿真设计,Cadence PSD PCB仿真设计平台 为例,创建PXA
47、255原理图库,Concept-HDL原理图输入界面,Allegro PCB布局布线工具界面,PCB板层设定界面,SPECCTRAQuest仿真设计工具界面,数据线D7的拓扑结构,数据线D7的仿真波形,常用的终端匹配方法,加入串连电阻终端后数据线D7,加入串连电阻终端后数据线D7的仿真波形,系统实际工作时的照片,嵌入式软件开发流程,Bonus,讨论实例：嵌入式网络视频播放器（1）协同设计问题（2）硬件设计实现,嵌入式网络视频播放器,Modem,ADSL,远程服务器,PSTN,Ethernet,控制器,串口1,串口2,VGA in,VGA out,Audio out,多媒体终端,设置终端(Not
48、eBook)LCD+Key Board,串口3,嵌入式网络视频播放器外部接口示意图,嵌入式网络视频播放器硬件结构框图,UART,处理器PXA27x,16MB SDRAM,4MBFlash,CF卡扩展槽Up to 128MB,UART,电源管理,时钟管理,调试接口,以太网控制器,以太网接口,Modem,控制器,设置终端,FPGAXC2S100,UART,Up to 256MB SDRAM,MPEG-4解码EM8630,视频切换模块,控制信号,VGA,音频,多媒体终端,本节提要,1,3,2,4,嵌入式系统硬件基础,嵌入式系统开发环境,嵌入式系统硬件开发流程,芯片封装知识简介,芯片封装知识简介,芯片
49、封装安装半导体集成电路芯片用的外壳安放、固定、密封、保持芯片和增强电热性能内部芯片与外部电路的连接封装考虑的主要因素芯片面积与封装面积之比尽量接近1:1基于散热的要求，封装越薄越好 引脚尽量短，引脚间距尽量大要便于安装发展历史上世纪60年代末期到现在，经历了金属圆管壳扁平陶瓷管壳双列陶瓷管壳、双列塑封陶瓷QFP管壳、塑料QFP陶瓷、塑料LCC陶瓷PGA管壳的封装，目前正在进入BGA、BGA、CSP的封装阶段。,芯片封装知识简介,IC制造图纸设计实物制造前工程后工程IC封装引脚插入型DIP/SIP/ZIP/PGA表面实装型SOP/QFP/SOJ/TCP/BGA/CSP/MCM,DIP:Dual
50、Inline PackageSIP:Single Inline PackageZIP:Zigzag Inline PackagePGA:Pin Grid Array Package,SOP:Small Outline PackageQFP:Quad Flat PackageSOJ:Small Outline J-leaded packageTCP:Tape Carrier PackageBGA:Ball Grid Array PackageCSP:Chip Size/Scale PackageMCM:Multi Chip Model,芯片封装知识简介,双列直插式(Dual Inline Pac
