《笔记本维修开机时序.ppt》由会员分享，可在线阅读，更多相关《笔记本维修开机时序.ppt（29页珍藏版）》请在三一办公上搜索。
1、系统时序,适合Intel Chipset部门:FAE技术研发组 V1.0,EC_CLK_EN,EC,这是VCORE CHIP发出,此板没有使用,CLOCK-工作条件,输入电压,输入电压,Enable信号,参考电压,CLOCK-系统CLOCK1,CLOCK-系统CLOCK2,PM_PWROK,当EC第Pin55接收到CPU_PWRGD延时后,从Pin148发出PM_PWROK说明:当EC接收到CPU_PWRGD以后会先后发出EC_CLK_EN和PM_PWROK这里会把PM_PWROK有个延时动作,作用是让Clock工作后系统CLK到位,至于这个延时的时间是由软体RD在BIOS里面进行控制,PWR
2、OK,BUF_PLT_RST#1与PLT_RST#_SB,CLK_ICHPCIPM_PWROK_R 其他输入南桥的频率,不会影响RST#,PCI_RST#_ICH,PLT_RST#_SB,H_PWRGD,RST#,BUF_PLT_RST#_1用于NB,LAN,VGA BUF_PLT_RST#_2用于LPCBUF_PLT_RST#_3用于Super I/O,TPM,PCI_RST#用于CardBus,Newcard电源管理器,Mini Card,CPU_RST#,BUF_PLT_RST#_1PWROKCLK_MCH_3GPLLCLK_MCH_3GPLL#CLK_PCIE_ICH(DMI)CLK_
3、PCIE_ICH#(DMI)VCC_AXMVCC_RXR_DMI_1:2VCC_PEG1:5+1.5VS_PCIE_ICHVCCDMIPLL,H_CPURST#,电压,Clock,CPU动作,SB发出的H_PWRGDNB发出的H_CPURST#VCOREVCCP_CPUGTL_REF,CPU动作,这里说的CPU动作,只是指CPU工作,但是AD还没有传输.,AD传输动向,CPU,MCH,DDR2/3,VGA,ICH,EC,BIOS,FSB,DMI,LPC,F,LAN,WLAN,NC,RPS,PCI-E,？,？,？,系统时序-HostBus,H_A#3:35地址线H_D#0:63数据线H_ADST
4、B#0:1地址选通H_DSTBN#0:3数据选通H_DSTBP#0:3数据选通H_REQ#0:4请求命令H_DINV#0:3动态总线倒置H_ADS#地址选通H_BNR#下一模块请求H_BPRI#总线优先权请求,H_DEFER#延迟H_DRDY#数据读取H_DBSY#数据总线忙H_BR0#总线请求H_LOCK#锁定H_CPURST#CPU复位H_RS#0:2响应状态H_TRDY#目标准备H_HIT#侦测H_HITM#侦测修改,系统时序-HostBus1,H_A#3:35 I/O Address 地址总线 这组地址信号定义了CPU的最大内存寻址空间为64GB。在地址周期的第一个子周期中，这些Pin
5、传输的是交易的地址，在地址周期的第二个子周期中，这些Pin传输的是这个交易的信息类型H_D#0:63 I/O Data 数据线 这些讯号线是数据总线主要负责传输数据。它们提供了CPU与NB之间64 Bit的通道。只有当DRDY#为Low时，总在线的数据才为有效，否则视为无效数据 H_ADSTB#0:1 I/O Address Strobes 地址选通 这两个信号主要用于锁定A35:3#和REQ4:0#在它们的上升沿和下降沿。相应的ADSTB0#负责REQ4:0#和A16:3#，ADSTB1#负责A31:17#,H_DSTBN#0:3 I/O Data Strobe 数据选通H_DSTBP#0:
6、3 I/O Data Strobe 数据选通H_REQ#0:4 I/O Request Command 命令请求 当总线拥有者开始一个新的交易时，由它来定义交易的命令 H_DINV#0:3 I/O Dynamic Bus Inversion 动态总线倒置 表明了相关的数据是否翻转,数据线在电子特性上被驱动为低.,系统时序-HostBus2,H_ADS#I/O Address Strobe 地址选通 当这个信号被宣称时说明在地址信号上的数据是有效的。在一个新的交易中，所有Bus上的信号都在监控ADS#是否有效 H_BNR#I/O Block Next Request 下一模块请求 这个信号用来阻
7、止当前请求的总线控制器发出新的请求,来动态的控制处理器的传输.H_BPRI#NBCPU Bus Priority Request 总线优先权请求 当BPRI#有效时,所有其他的设备都要停止发出新的请求,除非这个请求正在被锁定,总线所有者要始终保持BPRI#为有效,直到所有的请求都完成才能释放总线的控制权 H_DEFER#NBCPU Defer 延迟 这个信号会结束当前的传输,用以个延迟指令或一个重试指令转入探测,系统时序-HostBus3,H_DRDY#I/O Data Ready 数据读取 这个信号在数据传输的每个循环周期的开始有效13.H_DBSY#I/O Data Bus Busy 数据
8、总线忙 数据总线拥有者,使用这个信号来保证数据总线上的传输命令多于一周期,此时总线有数据正在处理 14.H_BR0#I/O Bus Request 总线请求 北桥在H_CPURST#有效期间,把此信号拉第低,处理器在H_CPURST#从无到有的时候,采样此信号,最小的设置时间是4HCLKS,最小的保持时间时2个时钟周期,最大的时20个HCLKS,当保持时间满足要求后,此信号需保持三态.15.H_LOCK CPUNB Lock 锁定 直到H_LOCK#取消后,所有的处理器总线周期才可以采样,系统时序-HostBus4,16.H_CPURST#NBCPU CPU Reset CPU复位 北桥输出,
9、当北桥接收到BUF_PLT_RST#_1有效,并且有效后一毫秒发出,这个信号使处理器按一个已知状态开始运作17.H_RS#0:2 NBCPU Response Status 相应状态 这个信号表明了相应的类型,如下表,系统时序-HostBus5,18.H_TRDY#NBCPU Target Ready 目标准备 当这个信号有效时表示可以接收数据19.H_HIT#I/O Hit 侦测 这个信号表明了一个缓冲代理保持了请求总线上未被更改的副本,也可以由目的设备发出相关联的信号20.H_HITM#I/O Hit Modified 侦测修改 这个信号表明了缓冲代理保持一个请求总线上被修改的指令,并假定
10、这个代码器对提供请求总线有责任与H_HIT#相关联来扩展SNOOP窗口.,系统时序-HostBus6,系统时序-DMI,DMI(Direct Media Interfact)直接媒体界面传输1.DMI_TXN0:4 SBNB Differential Transmit Pair 差分输出对 DMI_TXP0:4 SBNB Differential Transmit Pair 差分输出对DMI_RXN0:4 NBSB Differential Receive Pair 差分输入对DMI_RXP0:4 NBSB Differential Receive Pair 差分输入对DMI_ZCOMP SB
11、 Impedance Compensation Input 阻抗补偿输入 这个信号用来决定DMI输入补偿6.DMI_IRCOMP SB Impedance/Current Compensation Output 阻抗/电流补偿输出 这个信号用来决定DMI输出补偿或偏流,系统时序-LPC,LPC(Low Pin Count)低脚位计算 LPC_AD0:3 I/O Address Data 数据地址 这四讯号线用来传输LPC Bus地址和数据 LPC_FRAME#I/O LPC Frame LPC的周期框架 当这个讯号有效时，指示开始或结束一个LPC周期3.LPC_DRQ#0 SB DMA Req
12、uest DMA请求 当Super I/O上的Device需要用DMA 通道时，就会驱动这个讯号向南桥发出请求,系统时序-FlashBus,FA0:19 I/O Address 地址线 用来传输Flash Bus 地址 FD0:7 I/O Data 数据线 用来传输Flash Bus 数据 FRD#ECBIOS Read 读取控制 当有效时表示读取BIOS指令 FWR#ECBIOS write 写入控制 当有效时表示写入BIOS指令 FCS#ECBIOS Chip Select 片选信号 当有效时表示BIOS这个CHIP 已经被选择 FA2/BADDR0 FA3/BADDR1 FA4/PPEN
13、 FA5/SHBM,DebugCard功能说明,1.如M/B 上有預NEWCARD debug 線:可用Newcard connector 以LPC 或SMBUS 顯示post code.(優先權:LPCSMBUS)2.如M/B 上有LPC 訊號到FPC connector 12P:可用12P FFC 接FPC connector,可顯示LPC post code.3.如M/B 上無debug 線:可用Newcard connector 以顯示SMBUS post code.Note:BIOS 的SMBUS post code 在Santa Rosa 平台以後才有支援.,DebugCard开关
14、介绍,註1:debug card 需裝上LPC/FWH 的ROM.註2:選擇SIO 位址,避免與M/B 上的SIO 位址相衝.2.LPC/FWH ROM connector:裝LPC/FWH 的ROM.(ISA 的能用)3.LED function:POWER-ON LED(當+3V 電源,此LED 燈)Debug ROM LED(當 switch 開關 1 換至 ON,LED 燈)FLASH BIOS LED(當 switch 開關 3 換至 OFF,LED 燈),示波器代替Debug,Debug卡侦测的是LPC Bus,我们可以利用示波器测量LPC 来判断主板“跑”到什么地方量测信号:LP
15、C_AD0:3,任意一个使用一块独立显卡的好板第一步确定9E,主板上电不上CPU,开机观察波形第二步确定E0.主板上CPU,不上内存,开机观察波形第三步确定显示,上CPU,内存不上显卡,开机观察波形记下以上三个步骤示波器“跑”的波形,然后在以后修板中就可以利用这三个点来确定主板有没有读内存,有没有跑到显示部分,END,Debug卡 图片,差分CLOCK,差分Clock:大小相等,极性相反的一 组Clock好处:比起单端Clock区有抗干扰特性差分对的参考点是由一对正极或一对负极交会处(P由负转正,N由正转负,或是双边触发),由于正负两种讯号都有，并以交会点做触发，所以对外界带来的正向干扰或是负向干扰都有抵抗的功能,CLK_EN#,
