CAI组合逻辑电路.ppt

《CAI组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《CAI组合逻辑电路.ppt（101页珍藏版）》请在三一办公上搜索。

1、西安歐亞學院信 息 工 程 学 院 实 验 中 心,数字电子技术实验,多媒体 CAI 课件,实验一 基本逻辑门功能及参数测试 实验二 组合逻辑电路设计 实验三 中规模组合器件及应用 实验四 触发器 实验五 计数器及应用 实验六 移位寄存器 实验七 555集成定时器及应用 实验八 综合应用实验,目 录,HH1713双路直流稳压电源,实验仪器,M92A 数字万用表,多功能电子线路实验箱,DOS-622B 双踪示波器,DCLI型数字电路实验箱,实验一 基本逻辑门功能及参数测试,1.1测试基本运算门电路逻辑功能1.2基本门电路选通功能测试1.3集成逻辑门电压传输特性测试,1.1 基本运算门电路功能介绍

2、,实验目的 1.验证基本逻辑门的基本逻辑功能 2.研究用基本逻辑门选通数字信号的方法 3.掌握TTL电路主要参数、特性的意义 4.测试与非门的电压传输特性实验仪器及器件 数字万用表 DT9205 双踪示波器 DOS-622 数字逻辑实验箱 DCL1 集成器件 74LS00 74LS04 74LS08 74LS32 74LS86 74LS20,实验内容,1.测试基本运算门电路逻辑功能74LS08为2输入四与门,下图为其引脚排列图及真值表。,74LS08逻辑功能测试,鉴别74LS08 2输入四与门的引出脚。把+5V、0V直流电压接到Ucc和地端(电源的正端必须接到+5V端)。用数据开关来设置逻辑状

3、态“0”和“1”。对照前表中所给的该门输入端的各组逻辑状态，测量其输出值，得出对应的逻辑状态。,或门，对74LS32二输入四或门重复上面的内容，电路图自行设计。非门，对74LS04集成六非门重复上面的内容。电路图自行设计。与非门，对74LS00二输入四与非门重复上面的内容，电路图自行设计。异或门，对74LS86集成四二异或门重复上面的内容，电路图自行设计。,其它门电路逻辑功能测试,1.2基本门电路选通功能测试,门电路可以控制数字信号的通过。基本门点路有两个输入端和一个输出端。其中一个输入端(选通或控制输入端)用来控制数据从输入端到输出端的通过，即为选通。各种门的选通工作状态归纳如下：,基本门电

4、路选通使用,异或门不作为独立单元，它的输出呈原码还是反码取决于选通(控制)输入端的信号，因此在数字运算电路中是一个非常有用的原反码电路。一个门电路的控制输入端可以是一个，也可以有多个。下图给出了一个具有两个控制输入端的门电路及其控制真值表。,基本门电路的选通测试电路,（1）按图1-7所示连接实验线路。（2）当B0和B1时，在双踪示波器上观察数据输出端和数据输入端的波形，并以同一标尺画出输入和输出的波形。,（3）其它门电路选通门的实现，重复实验步骤（2），并画出波形图。,1.3集成逻辑门电压传输特性测试,电压传输特性是指输出电压跟随输入电压变化的关系曲线，即Uo=f（Ui）函数关系。它是门电路的

5、重要特性之一。它可以用下图所示的曲线表示。通过它可以知道与非门的一些重要参数。,电压传输特性的测试电路,按下图接线，调节电位器RW，使从0V向高电平变化，逐点测试和的对应值，记入下表中。,实验二 组合逻辑电路设计,2.1简单组合逻辑电路的设计及功能测试 2.2全加器电路设计及功能测试,2.1简单组合逻辑电路的设计及功能测试,实验目的 1.了解组合逻辑电路设计的步骤 2.简单组合逻辑电路（三变量表决器）设计及测试 3.练习设计简单的组合逻辑电路实验器材与仪器 多功能电子线路实验箱 双踪示波器 数字器件:74LS00 74LS86 74LS08 74LS20,2.1简单组合逻辑电路的设计及功能测试

6、,实验内容,逻辑抽象:既将文字描述的逻辑命题转换成真值表。首先要分析逻辑命题，确定输入、输出变量；然后用二值逻辑的0、1两种状态分别对输入、输出变量进行逻辑赋值，即确定0、1的具体含义；最后根据输出与输入之间的逻辑关系列出真值表。写出逻辑表达式：根据真值表列出逻辑表达式,并进行化简。化简过程中注意“最小化”电路不一定是“最佳化”电路，要从实际出发，根据现有的逻辑集成电路进行化简。根据逻辑函数表达式及选用的逻辑器件画出逻辑电路图。,设 计 流 程,组合逻辑电路设计及功能测试,（1）用“与非”门设计一个表决电路。当4个输入端中有3个或4个为“1”时，输出端才为“1”。设计步骤：a.根据题意列出如下

7、表所示的真值表，再填入卡诺图。,b.由卡诺图得出逻辑表达式，并演化成“与非”的形式，即,组合逻辑电路设计及功能测试（续）,Z=ABC+BCD+ACD+ABD=,c.根据逻辑表达式画出用“与非门”构造的逻辑电路，如下图,（2）用实验验证逻辑功能：在实验装置的适当位置选定3个14P插座，按照集成芯片定位标记插好集成块。按其真值表要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，测试所设计的逻辑电路是否符合要求。,2.2全加器电路设计及功能测试,全加器是带有进位的二进制加法器，逻辑符号如下图所示，它有三个输入端An，Bn，Cn-1，Cn-1为低位来的进位输入端，两个输出端Sn，Cn。实现全加器

8、逻辑功能的方案有多种，下图为用与门、或门和异或门构成的全加器。,设计全加器电路并测试功能,用74LS08、74LS32、74LS86构成一位全加器，连接电路图参考上图所示。按下表改变输入端的输入状态，测试全加器的逻辑功能，记录之。,三位加法电路的测试,连接电路图如下图所示。按下表所示改变全加器输入端（接逻辑开关）的输入状态即加数和被加数，输出端接电平指示器，记录相加结果。,3.1 变量译码器逻辑功能测试及应用3.2 字段译码器逻辑功能测试及应用3.3 数据选择器逻辑功能测试及应用,实验三 MSI组合器件及其应用,3.1变量译码器逻辑功能测试及应用,实验目的 1.掌握译码器的逻辑功能 2.掌握常

9、用集成译码器的使用方法 3.熟悉常用译码器的典型应用实验器材与仪器 多功能电子线路实验箱 双踪示波器 数字器件:74LS138 74LS154 74LS248,74LS42,BS201,74LS20,实验内容,1.测试 38译码器的逻辑功能并设计电路 74LS138为38译码器,下图为其引脚排列图。其中A2A1A0 为地址端，Y0Y7为译码输出端，S1 S2 S3为使能端.,74LS138功能表,74LS138逻辑功能测试,S1S2S3及地址端A2A1A0接逻辑电平开关输出口,8个输出端Y0Y7依次连接在逻辑电平显示器的8个输入口上拨动逻辑电平按功能表逐项测试,74LS138应用电路设计,1.

10、用两片74LS138构成一个4线16线译码器。改变地址端的状态，观察并记录输出状态,列出真值 表检 查电路设计是否正确。2.用74LS138译码器和门电路构成一位全加器电路。改变地址端的状态，观察并记录输出状态，列出真值 表检查电路设计是否正确。,2.测试416译码器功能并设计电路,74LS154 为 416线全译码器，其引脚图如下图所示ABCD：地址输入端；Q0Q15：输出端；G1G2：低电平有效的选通输入端。,74LS154功能表,74LS154功能测试与应用,1.用实验箱按功能表逐项测试74LS154的逻辑功能.2.用74LS154实现下列函数:,3.410线译码器功能测试及应用,74L

11、S42是线译码器，又称二 十进制译码器或码制变换器。其引脚图如右图所示。,74LS42功能表,74LS42的应用,1.用4-10线74LS42译码器构成数据分配器（时钟脉冲控制信号）,图中D作为数据输入端，ABC作为地址输入端。当CBA=000-111时，测试相应Q0-Q7的输出。（1）D端输入秒脉冲（T=1秒）信号，列表整理测试结果。（2）D端输入约2KHZ连续脉冲，观察并记录输入，输出波形。,2.用74LS42及若干与非门设计一位全加器，要求画出逻辑图。,设A、B为一位全加器的两个输入的一位二进制数，CI为低位二进制数相加的进位输出到本位的输入，F为本位二进制数A、B和低位进位输入CI的相

12、加之和，CO为A、B和CI相加向高位的进位输出。,设计思路:,一位全加器的表达式及电路图,3.2 字段译码器逻辑功能测试及应用,实验目的 1.掌握七段译码驱动器74LS248逻辑功能 2.掌握LED七段数码管的判别方法 3.熟悉常用字段译码器的典型应用实验器材与仪器 多功能电子线路实验箱 双踪示波器 数字器件:74LS47 74LS248,CD4511,BS204,实验内容,1.74LS248七段译码驱动器功能测试,74LS248（74LS48）是内部带有上拉电阻的BCD七段译码驱动器；ABCD为输入端，QA-QF为译码输出端，辅助控制端有三个：,（a）LT是灯信号输入端，用以检查数码管的好坏

13、，当LT=0 BI=1 时，七段全亮，表明数码管是好的，否则是坏的。（b）BI熄灭信号输入端（与灭零信号输出端公用），用于闪歇显示控制。当BI=0时，不论其它输入是什么状态，七段全灭。（c）RBI灭零信号输入端。当RBI=0，且输入DCBA=0000时，七段全灭，数码管不显示。RBO灭零信号输出端，在多位显示电路中，它与RBI配合使用，可将整数部分的前面数位和小数部分的后面数位的零熄灭。,74LS248功能表,中规模集成七段显示译码器74LS248的功能测试,按图2-3-5连线，输出端接至数码管，对照功能表逐项进行测试，并将实验结果与功能表作比较。,2.LED七段数码显示器件,由7个发光二极管

14、构成七段字形，它是将电信号转换为光信号的固体显示器件，通常由磷砷化镓（GaAsP）半导体材料制成。故又称为GaAsP七段数码管，其最大工作电流为10mA或15mA分共阴和共阳两类品种。常用共阴型号有BS201，BS202，BS207 LCS011-11等。共阳型号有BS204，BS206，LA5011-11等。下图分别是共阴显示器，共阳显示器的引脚排列图。,共阳显示器,共阴显示器,（）共阳共阴及好坏判别,先确定显示器的两个公共端，两者是相通的。这两端可能是两个地端（共阴极），也可能是两个c端（共阳极），然后用三用表象判别普通二极管正、负极那样判断，即可确定出是共阳还是共阴，好坏也随之确定。,2

15、.LED七段数码管的判别方法,(2)字段引脚判别,将共阴显示器接地端接电源cc的负极，cc正极通过左右的电阻接七段引脚之一，则根据发光情况可以判别出a、b、c等七段。对于共阳显示器，先将它的cc端接电源的正极，再将几百欧姆一端接地，另一端分别接显示器各字段引脚，则七段之一分别发光，从而判断之。,3.3数据选择器逻辑功能测试及应用,实验目的 1.熟悉中规模数据选择器的逻辑功能及测试方法.2.学会用数据选择器实现组合逻辑函数.实验仪器及器材 多功能电子线路实验箱 双踪示波器 数字器件:74LS151，74LS153,实验内容,1.四选一数据选择器74LS153 功能测试,测试74153的功能并设计

16、电路,1.测试74LSl53双四选一数据选择器的逻辑功能 地址端、数据输入端、使能端接逻辑开关，输出端接电平指示器。按上图功能表逐项进行验证 2.用74LSl53构成三变量表决器电路 先用双四选一扩展成八选一，然后实现三变量表决器路，测试其逻辑功能记录结果。,3.用74LSl53构成全加器,全加器和数及向高位进位数的逻辑方程为：,用74LSl53实现全加器的接线图:,按图连接实验电路，测试全加器的逻辑功能,并记录之。,2.八选一数据选择器74LS151功能测试及电路设计,74LSl5l为八选一数据选择器,A2A1A0为地址输入端,D0-D7为数据输入端。按地址选择其中的一个送到输出端Y。引脚排

17、列及功能图，如下图所示。,测试74151的功能并设计电路,1.测试74LSl51八选一数据选择器的逻辑功能.按上功能表逐项进行验证。2.用74LSl53实现下述函数(1)四变量判偶电路 自行接线并测试逻辑功能。(2)实现函数:,设计电路并检测功能。,实验目的 1.熟悉并验证触发器的逻辑功能。2.掌握D触发器.JK触发器功能测试与使用方法。实验仪器及器件 1.数字电路实验箱 DCL-1 2.数字器件:双JK触发器 74LS112 4输入二与非门 74LS00 双D触发器 74LS74。,实验四 触发器及应用,用D触发器构成二进制计数器,1.按图在实验箱上连接电路，用四个D触发器构成四位二进制异步

18、加法计数器，2.用示波器观察输出波形,记录结果.,实验五 计数器及应用,5.1 中规模计数器的功能测试5.2 中规模计数器的应用,实验目的 1.掌握集成计数器的基本功能及测试方法 2.熟悉计数器的级联方法,5.1 集成计数器的功能测试,实验仪器与器件 1.多功能电子线路实验箱 2.双踪示波器 3.数字器件:74LS161、74LS163 74LS160、74LS162 74LS192、74LS193 74LS290、74LS90,熟悉集成计数器基本功能一 同步 集成计数器 1.四位二进制计数器 二进制可予置计数器74LS161,74LS163 二进制可予置可逆计数器74LS193.十进制计数器

19、 十进制可予置计数器74LS160 74LS162 十进制可予置可逆计数器74LS192二 异步集成计数器 异步二五十进制计数器74LS290、74LS90,实验内容,CP计数脉冲 D A数据输入端 清除端 QDQA输出端 预置端 CTP、CTT 计数允许端 C0进位输出端,1.四位二进制同步可予置计数器 74LS161/74LS163,74161功能表(异步清零),74163功能表(同步清零),OC=TQDQCQBQA,2.四位二进制同步可逆计数器74LS193,74LS193由四只触发器和若干门电路组成，正边沿触发。它具有加法计数（+加计数脉冲,_加高电平）减法计数（_送计数脉冲，+加高电

20、平）。直接予置（D)和清除（r）等功能。其引脚图如右图所示。,2.十进制可予置计数器 74LS160/74LS162,CP计数脉冲 D A数据输入端 清除端 QDQA输出端 预置端 CTP、CTT 计数允许端 C0进位输出端,74160功能表(异步清零),74162功能表(同步清零),OC=TQD C BQA,4.同步十进制可逆计数74LS192,74LS192由四只触发器和若干门电路组成，正边沿触发。它具有加法计数CP+加计数脉冲,CP-加高电平,减法计数CP-送计数脉冲，CP+加高电平。直接予置端D和清除r等功能。其引脚图如右图所示,5.异步二-五-十进制计数器,74LS290、74LS9

21、0的引脚,逻辑功能表,掌握集成计数器功能测试方法,测试74LS161/74LS163的逻辑功能,测试74LS193的逻辑功能,测试74LS160/74LS162的逻辑功能,测试74LS192的逻辑功能,在实验箱上用脉冲信号源,示波器,数码显示器测试计数器功能.,74LS290逻辑功能测试,74LS290清“”，置“”功能测试74LS290二进制计数器功能测试74LS290五进制计数器功能测试74LS290十进制计数器功能测试,74LS290清“”，置“”功能测试,按上图接线,74LS290二进制计数器功能测试,按下图接线，测试结果记录于下表中,0A与0A可选其中之一或共同接低电平，9A与9B也

22、可选其中之一或共同接低电平。做实验前，必须首先清“”，然后输入单次脉冲，这样可保证显示结果在与之间变化。,注意事项:,74LS290五进制计数器功能测试,按上图接线，将测试结果填入表中。,74LS290十进制计数器功能测试,按上图接线，测试结果记录于表中,5.2 中规模计数器的应用,实验目的 1.掌握任意模值计数器的设计方法 2.熟悉计数器的级联方法,实验仪器与器件 1.多功能电子线路实验箱 2.双踪示波器 3.数字器件:74LS161、74LS163 74LS160、74LS162 74LS192、74LS193 74LS290、74LS90,实验内容,用74161和74163构成模10计数

23、器 将计数器与发光二极管,数码显示器,脉冲信号发生器相连,观察数码显示器的结果.将计数器与示波器相连,观察QD QC QB QA OC的输出波形.2.扩展计数范围:分别用两片74160,两片74161同步级联,并与脉冲信号发生器,数码显示器,示波器相连,观察其输出结果.,3.用74LS290设计计数器,用两只74LS290可实现设计要求。实验电路如下图所示。将74LS290（）的二进制计数器和74LS290（）的五进制计数器合成一个十进制计数器,74LS290（）的二进制计数器单独作用，当计数到时通过与门产生一个复位信号，使74LS290（）置“”，74LS290（）清“”，则计数显示为，从而

24、实现计数。,数 码 管,数 码 管,QD QC QB QACP1(2)CP2,&,“”,实现1-12计数电路之一,方案一,D,C,B,A,D,C,B,A,QA,CP1,S1,S2,(1),R1,R2,实现上述逻辑功能的计数方法并不是唯一的。如下图所示。该电路并不需要74LS290（）拆开后重新组合，而是在74LS290（）的端加上一个非门，74LS290（）为十进制计数器，表示个位从，74LS290（）为二进制计数器表示十位从。当计数到（数码管显示）时，通过与门产生复位信号，使两个74LS290清“”，十位显示为“”，而个位显示为“”，从而实现计数。,方案二,用74LS192实现大模值计数,选

25、 做 题,1.测试74LS192同步十进制可予置可逆计数器的逻辑功能，要求有完整的实验步骤，并画出有关的测试接线图。,2.设计一个模、的加法计数器，计数序列及器件自选，画出逻辑图，并验证逻辑功能。,实现任意模值的计数器,用74LS161实现模10计数器,用74LS192实现模5计数器,实验六移位寄存器,6.1 四位双向移位寄存器的功能测试,6.2 移位寄存器的应用,中规模四位双向移位寄存器逻辑功能测试 实验仪器及器件 数字逻辑实验箱 双踪示波器 数字器件:74LS194,74ls164,74LS00,实验目的 熟悉集成计数器基本功能,1.四位双向移位寄存器逻辑功能测试,熟悉四位双向移位寄存器7

26、4LS194的功能,A B C D为并行输入端Q1 Q2 Q3 Q4 为并行输出端SR为右移串行输入端SL 为左移串行输入端为直接无条件清零端CP为时钟输入端S1 S0为操作模式控制端,实验内容,74LS194功能表,74LS194的逻辑功能测试,7LS194测试逻辑电路图,(3)右移CR=1、S1=0 S0=1 SR送入0100 记录输出状态,(4)左移CR=1、S1=1 S0=0SL送入1111 记录输出状态,(5)保持CR=1、S1=S0=0，记录输出状态,按照 74LS194功能填写测试表,（1）清零CR=0，输入为任意状态，输出QA QB QC QD均为零,（2）送数 CR=1 S1

27、=S0=1 D0D1D2D3=abcd记录输出状态地变化,实验目的 掌握移位寄存器实现串行-并行转换的方法实验仪器及器件 1、数字逻辑实验箱 DCL-1 2、数字器件:74LS194 74LS00,2.移位寄存器的应用 用74LS194构成串并和并串转换,两片74LS194四位双向移位寄存器组成的七位串/并行数据转换电路,串/并行数据转换,按图连接串/并行数据转换电路测试输出波形,并行输入的数码经转换电路后，换成串行输出,实验内容,实验七 555定时器及其应用,7.1 555定时器功能测试,7.2 555定时器的典型应用,实验目的 熟悉555定时器的组成及工作原理 撑握555定时器电路的基本应

28、用实验仪器及器件 数字逻辑实验箱 双踪示波器 信号发生器 数字器件:555定时器,电阻,电容,二极管,1.555定时器功能测试,555定时器组成比较器、分压电路、RS触发器放电三极管,555定时器的引脚排列,熟悉555定时器工作原理,555定时器型号如NE555、FX555CC7555、ICM555、5G7555,实验内容,555定时器的功能表,自激多谐振荡器,上图是目前用得较多的RC环形振荡器电路，它由三个TTL与非门及定时元件R、C构成。Rs为限流电阻，通常取几十欧姆。,根据其工作原理可求得输出波形的低电平持续时间：,输出波形的高电平持续时间：,设VOH=3.5V,VOL=0.35V，阀值

29、电压VTH=1.4V，则T1=1.38RC,T2=0.92RC,T=2.3RC。,这里需要指出的是，对于TTL与非门，R一般应小于1K，否则电路将不能正常工作。因此该电路的振荡频率可调范围受到一定限制，为了获得更宽的频率调节范围，可以在电路中增加一个射极输出器，以扩大电阻R的范围。如下图所示。这时电位器的阻值可以增加到10K甚至更高，而频率的调节范围可以扩大10倍以上。,2、单稳态触发器,利用与非门作开关，用RC作定时元件，可构成微分型和积分型两类单稳态触发器。两者电阻、电容的数值和连接方式与普通的微分和积分电路类拟，在此我们仅讨论前者。,微分型单稳态触发器电路,上图是微分型单稳态触发器电路，

30、图中Ri、Ci构成微分电路，RC构成定时电路。Ri、R的取值可由门的输入负载特性确定，要求RiRmin,RRmax，这样可保证稳态时门1导通，门2截止。根据其工作原理及过渡过程公式可得，输出的脉宽tw=0.7RC，恢复时间tre=(35）RC。分辩时间ts=tw+tre。,（二）555定时器,555定时器是一种时间功能器件，由于其用途广泛，因而发展迅速。555定时器型号较多，如NE555、FX555（以上为TTL型）；CC7555、ICM555、5G7555、5G7556、CH7556（以上为CMOS型，其中5G7556、CH7556为双定时器）。内部逻辑框图如下。,555定时器,1,2,3,

31、4,5,6,7,8,电源,地,放电,控制,阈值,触发,输出,复位,2.555定时器的应用,单稳态触发器电路,多谐振荡器 周期 T=0.7 C(R1+2R2)频率 f=1/T=1.44/(R1+2R2)C,占空比 D=(R1+R2)/(R1+2R2),电压传输特性,施密特触发器 US输入正弦波1KHZ，逐渐加大US的幅度，观测输出波形，测绘电压传输特性，并算出回差电压U。,施密特触发器,实验八 综合应用实验,8.1数字抢答器的设计8.2 交通灯控制电路设计,8.1数字抢答器设计,1.数字抢答器的设计任务书,1、抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 S7表示。2、设置一个系统清

32、除和抢答控制开关S，该开关由主持人控制。3、抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。4、抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。当主持人启动开始键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。5、.参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。6、如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显

33、示00。,2.数字抢答器总体方框图,工作原理：接通电源后，主持人将开关拨到清除状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置;“开始”状态，宣布开始抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作清除和开始状态开关。,3.单元电路设计,该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号同时译码显示电路显示编号；二是禁止其他选手按键操作无效。,单元电路设计(续),报警电路:由555定时器和三极管构成,其中555构成多谐振荡器，振荡频率fo1.43（RI2R2）C，其输出信号经三极管推动扬声器。PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。,时序控制电路:由基本的门电路实现,当选手抢答时,扬声器发声，抢答电路和定时电路停止工作；当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。集成单稳触发器74LS121用于控制报警电路及发声的时间。,