《DSP设计应解决的问.ppt》由会员分享，可在线阅读，更多相关《DSP设计应解决的问.ppt（19页珍藏版）》请在三一办公上搜索。
1、DSP设计应解决的问题,一、时钟和电源,1.问：DSP的电源设计和时钟设计应该特别注意哪些方面？外接晶振选用有源的好还是无源的好？答：时钟一般使用晶体，电源可用TI的配套电源。外接晶振用无源的好。2.问：TMS320LF2407的A/D转换精度保证措施。答：参考电源和模拟电源要求干净。3.问：系统调试时发现纹波太大，主要是哪方面的问题？答：如果是电源纹波大，加大电容滤波。4.问：请问用5V供电的有源晶振为DSP提供时钟，是否可以将其用两个电阻进行分压后再接到DSP的时钟输入端，这样做的话，时钟工作是否稳定？答：这样做不好，建议使用晶体。5.问：一个多DSP电路板的时钟，如何选择比较好？DSP电
2、路板的硬件设计和系统调试时的时序问题？答：建议使用时钟芯片，以保证同步。硬件设计要根据DSP芯片的时序，选择外围芯片，根据时序设定等待和硬件逻辑。,二干扰与板的布局（一）,1.问：器件布局应重点考虑哪些因素？例如在集中抄表系统中？答：可用TMS320VC5402，成本不是很高。器件布局重点应是存贮器与DSP的接口。2.问：在设计DSP的PCB板时应注意哪些问题？答：1.电源的布置；2.时钟的布置；3.电容的布置；4.终端电路；5.数字同模拟的布置。3.问：请问DSP在与前向通道(比如说AD)接口的时候，布线过程中要注意哪些问题，以保证AD采样的稳定性？答：模拟地和数字地分开，但在一点接地。4.
3、问：DSP主板设计的一般步骤是什么？需要特别注意的问题有哪些？答：1.选择芯片；2.设计时序；3.设计PCB。最重要的是时序和布线。5.问：在硬件设计阶段如何消除信号干扰（包括模拟信号及高频信号）？应该从那些方面着手？答：1.模拟和数字分开；2.多层板；3.电容滤波。6.问：在电路板的设计上，如何很好的解决静电干扰问题。答：一般情况下，机壳接大地，即能满足要求。特殊情况下，电源输入、数字量输入串接专用的防静电器件。,二干扰与板的布局（二）,7.问：DSP板的电磁兼容（EMC）设计应特别注意哪些问题?答：正确处理电源、地平面，高速的、关键的信号在源端串接端接电阻，避免信号反射。8.问：用电感来隔
4、离模拟电源和数字电源，其电感量如何决定？是由供电电流或噪音要求来决定吗？有没有计算公式？答：电感或磁珠相当于一个低通滤波器，直流电源可以通过，而高频噪声被滤除。所以电感的选择主要决定于电源中高频噪声的成分。9.问：板上高频信号布局（Layout）时要注意的问题以及数字信号对模拟信号的影响问题？答：数字信号对模拟信号的干扰主要是串扰，在布局时模拟器件应尽量远离高速数字器件，高速数字信号尽量远离模拟部分，并且应保证它们不穿越模拟地平面。10.问：PCB布线对模拟信号失真和串音的影响，如何降低和克服？答：有2个方面，1.模拟信号与模拟信号之间的干扰：布线时模拟信号尽量走粗一些，如果有条件，2个模拟信
5、号之间用地线间隔。2.数字信号对模拟信号的干扰：数字信号尽量远离模拟信号，数字信号不能穿越模拟地。,三DSP性能（一）,1.问：1.设计生物图像处理系统，选用那种型号较好（高性能和低价格）？2.如果选定TI DSP，需要什么开发工具？答：1.可采用C54x 或 C55x平台，如果你需要更高性能的，可采用C6x系列。2.需要EVMs和XDS510仿真器。2.问：介绍一种专门用于快速富利叶变换（FFT），数字滤波，卷积，相关等算法的DSP，最好集成12bit以上的ADC功能。答：如果系统是马达/能量控制的，建议用TMS320LF240 x。3.问：有些资料说DSP比单片机好，但单片机用的比DSP广
6、。请问这两个在使用上有何区别？答：单片机一般用于要求低的场合，如4/8位的单片机。DSP适合于要求较高的场合。4.问：在信号处理方面DSP比FPGA的优点。答：DSP是通用的信号处理器，用软件实现数据处理；FPGA用硬件实现数据处理。DSP的成本便宜，算法灵活，功能强；FPGA的实时性好，成本较高5问：请问减小电路功耗的主要途径有哪些？答：1.选择低功耗的芯片；2.减少芯片的数量；3.尽量使用IDLE。,三DSP性能（二）,6.问：用C55设计一个低功耗图像压缩/解压和无线传输的产品，同时双向传输遥控指令和其他信息，要求图像30帧/秒，TFT显示320*240，不知道能否实现？若能，怎样确定性
7、能？选择周边元器件？确定最小的传输速率？能否提供开发的解决方案？软件核？答：1.有可能，要看算法。2.建议先在模拟器上模拟。7.问：用DSP开发MP3，比较专用MP3解码芯片如何，比如成本、难度、周期？答：1.DSP的功能强，可以实现附加的功能，如ebook等；2.DSP的性能价格比高；3.难度较大，需要算法，因此周期较长，但TI有现成的方案。8.问：用DSP开发的系统跟用普通单片机开发的系统相比，有何优势？DSP一般适用于开发什么样的系统？其开发周期、资金投入、开发成本如何？与DSP的接口电路是否还得用专门的芯片？答：1.性能高；2.适合于速度要求高的场合；3.开发周期一般6个月，投入一般要
8、一万元左右；4.不一定，但需要速度较高的芯片。9.问：DSP会对原来的模拟电路产生什么样的影响？答：一方面DSP用数字处理的方法可以代替原来用模拟电路实现的一些功能；另一方面，DSP的高速性对模拟电路产生较大的干扰，设计时应尽量使DSP远离模拟电路部分。,四技术性问题（一）,1.问：关于C2000的问题：1、C240或C2407的RS复位引脚既可输入，也可输出，直接用CMOS门电路（如74ACT04）驱动是否合适，还是应该用OC门（集电极开路）驱动？2、大程序有时运行异常，但加一两条空指令就正常，是何原因？答：1、OC门（集电极开路）驱动。2、是流水线的问题。2.问：1.DSP芯片内是否有单个
9、的随机函数指令？2DSP内的计算速度是快的，但是它的I/O口的交换速度有多快呢？SP如何配合EPLD或FPGA工作呢？答：1.没有。2.取决于所用的I/O。对于HPI，传输速率（字节）大约为CPU的1/4，对McBSP，位速率（kbps）大约为CPU的1/2。3.可以级联仿真接口和一个EPLD/FPGA在一起。3.问：设计DSP系统时，用C6000系列。DSP引脚的要上拉，或者下拉的原则是怎样的？答：C6000系列的输入引脚内部一般都有弱的上拉或者下拉电阻，一般不需要考虑外部加上拉或者下拉电阻，特殊情况根据需要配置。,四技术性问题（二）,4.问：使用TMS320VC5402，通过HPI下载代码
10、，但C5402的内部只提供16K字的存储区，请问能通过HPI把代码下载到它的外部扩展存储区运行吗？答：不行，只能下载到片内。5.问：电路中用到DSP，有时当复位信号为低时，电压也属于正常范围，但DSP加载程序不成功。电流也偏大，有时时钟也有输出。不知为什么？答：复位时无法加载程序。6.问：DSP和单片机相连组成主从系统时，需要注意哪些问题？答：建议使用HPI接口，或者通过DPRAM连接。7.问：原来的DSP的程序需放在EPROM中，但EPROM的速度难以和DSP匹配。现在是如何解决此问题的？答：用BootLoad方法解决。8.问：使用5402DSK时，一上电，不接MIC，只接耳机，不运行任何程
11、序，耳机中有比较明显的一定频率的噪声出现。有时上电后没有出现，但接MIC，运行范例中的CODEC程序时，又会出现这种噪声。上述情况通常都在DSK工作一段时间后自动消失。请问怎么回事？如何解决？答：开始时没有有效的程序代码，所以上电后是随机状态，出现这种情况是正常的。,四技术性问题（三）,9.问：使用的是TMS320LF2407，但是仿真时不能保证每次都能GO MAIN。我想详细咨询一下，CMD文件的设置用法，还有VECTOR的定义。答：可能看门狗有问题，关掉看门狗。10.问：设计的TMS320VC5402板子在调试软件时会经常出现存储器错误报告，排除是映射的问题，是不是板子不稳定的因素？还是D
12、SP工作不正常的问题？如何判别？答：你可以利用Memoryfill功能，填入一些数值，然后刷新一下，看是不是在变，如果是在变化，则Memory 是有问题。11.问：如何解决Flash编程的问题:可不可以先用仿真器下载到外程序存储RAM中，然后程序代码将程序代码自己从外程序存储RAM写到F240的内部Flash ROM中，如何写?答：如果用F240，可以用下载TI做的工具。其它的可以这样做。12.问：C5510芯片如何接入E1信号？在接入时有什么需要注意的地方？答：通过McBSP同步串口接入。注意信号电平必须满足要求。,四技术性问题（四）,13.问：如何通过仿真器把.HEX程序直接烧到FLASH
13、中去?所用DSP为5402是否需要自己另外编写一个烧写程序，如何实现?答：直接写.OUT。是DSP中写一段程序，把主程序写到FLASH中。14.问：DSP的硬件设计和其他的电路板有什么不同的地方？答：1.要考虑时序要求；2.要考虑EMI的要求；3.要考虑高速的要求；4.要考虑电源的要求。15.问：ADS7811，ADS7815，ADS8320，ADS8325，ADS8341，ADS8343，ADS8344，ADS8345中，哪个可以较方便地与VC33连接，完成10个模拟信号的AD转换（要求16bit，1毫秒内完成10个信号的采样，当然也要考虑价格）？答：作选择有下列几点需要考虑1.总的采样率：
14、1ms、10个通道，总采样率为100K，所有A/D均能满足要求。2.A/D与VC33的接口类型：并行、串行。前2种A/D为并行接口，后几种均为串行接口。3.接口电平的匹配。前2种A/D为5V电平，与VC33不能接口；后几种均可为3.3V电平，可与VC33直接接口。,四技术性问题（五）,16.问：DSP的电路板有时调试成功率低于50%，连接和底板均无问题，如何解决？有时DSP同CPLD产生不明原因的冲突，如何避免？答：看来你的硬件设计可能有问题，不应该这么小的成功率。我们的板的成功率为95%以上。17.问：工程有两人参与开发，由于事先没有考虑周全，一人使用的是助记符方式编写汇编代码，另一人使用的
15、是代数符号方式编写汇编代码，请问CCS5000中这二种编写方式如何嵌在一起调试？答：可以用下面的办法解决：将一种方式的程序先单独编译为.obj文件，在创建工程时，将这些.obj文件和另一种方式的程序一起加进工程中，二者即可一起编译调试了。18.问：DSP数据缓冲，能否用SDRAM代替FIFO？答：不行19.问：ADC或DAC和DSP相连接时，要注意什么问题？比如匹配问题，以保证A/D采样稳定或D/A码不丢失。答：1.接口方式：并行串行；2.接口电平，必须保证二者一致。,四技术性问题（六）,DSP的C语言同主机C语言的主要区别？DSP的C语言是标准的ANSI C，它不包括同外设联系的扩展部分，如
16、屏幕绘图等。但在CCS中，为了方便调试，可以将数据通过prinf命令虚拟输出到主机的屏幕上。DSP的C语言的编译过程为，C编译为ASM，再由ASM编译为OBJ。因此C和ASM的对应关系非常明确，非常便于人工优化。DSP的代码需要绝对定位；主机的C的代码有操作系统定位。DSP的C的效率较高，非常适合于嵌入系统。,四技术性问题（七）,5V/3.3V如何混接？TI DSP的发展同集成电路的发展一样，新的DSP都是3.3V的，但目前还有许多外围电路是5V的，因此在DSP系统中，经常有5V和3.3V的DSP混接问题。在这些系统中，应注意：DSP输出给5V的电路（如D/A），无需加任何缓冲电路，可以直接连
17、接。2)DSP输入5V的信号（如A/D），由于输入信号的电压4V，超过了DSP的电源电压，DSP的外部信号没有保护电路，需要加缓冲，如74LVC245等，将5V信号变换成3.3V的信号。3)仿真器的JTAG口的信号也必须为3.3V，否则有可能损坏DSP。,四技术性问题（八）,软件等待的如何使用？DSP的指令周期较快，访问慢速存储器或外设时需加入等待。等待分硬件等待和软件等待，每一个系列的等待不完全相同。1)对于C2000系列：硬件等待信号为READY，高电平时不等待。软件等待由WSGR寄存器决定，可以加入最多7个等待。其中程序存储器和数据存储器及I/O可以分别设置。2)对于C3x系列：硬件等待
18、信号为/RDY，低电平是不等待。软件等待由总线控制寄存器中的SWW和WTCNY决定，可以加入最多7个等待，但等待是不分段的，除了片内之外全空间有效。3)对于C5000系列：硬件等待信号为READY，高电平时不等待。软件等待由SWWCR和SWWSR寄存器决定，可以加入最多14个等待。其中程序存储器、控制程序存储器和数据存储器及I/O可以分别设置。4)对于C6000系列（只限于非同步存储器或外设）：硬件等待信号为ARDY，高电平时不等待。软件等待由外部存储器接口控制寄存器决定，总线访问外部存储器或设备的时序可以设置，可以方便的同异步的存储器或外设接口。,四技术性问题（九）,中断向量为什么要重定位？
19、为了方便DSP存储器的配置，一般DSP的中断向量可以重新定位，即可以通过设置寄存器放在存储器空间的任何地方。注意：C2000的中断向量不能重定位。DSP芯片有多大的驱动能力？DSP的驱动能力较强，可以不加驱动，连接8个以上标准TTL门。在DSP系统中为什么要使用CPLD？DSP的速度较快，要求译码的速度也必须较快。利用小规模逻辑器件译码的方式，已不能满足DSP系统的要求。同时，DSP系统中也经常需要外部快速部件的配合，这些部件往往是专门的电路，有可编程器件实现。CPLD的时序严格，速度较快，可编程性好，非常适合于实现译码和专门电路。,四技术性问题（十）,什么是boot loader？DSP的速
20、度较快，EPROM或flash的速度较慢，而DSP片内的RAM很快，片外的RAM也较快。为了使DSP充分发挥它的能力，必须将程序代码放在RAM中运行。为了方便的将代码从ROM中搬到RAM中，在不带flash的DSP中，TI在出厂时固化了一段程序，在上电后完成从ROM或外设将代码搬到用户指定的RAM中。此段程序称为“boot loader”。TMS320C3x如何boot？在MC/MP管脚为高时，C3x进入boot状态。C3x的boot loader在reset时，判断外部中断管脚的电平。根据中断配置决定boot的方式为存储器加载还是串口加载，其中ROM的地址可以为三个中的一个，ROM可以为8位
21、。Boot有问题如何解决？1)仔细检查boot的控制字是否正确。2)仔细检查外部管脚设置是否正确。3)仔细检查hex文件是否转换正确。4)用仿真器跟踪boot过程，分析错误原因。,四技术性问题（十一）,如何选择DSP？选择DSP可以根据以下几方面决定：速度：DSP速度一般用MIPS或FLOPS表示，即百万次/秒钟。根据您对处理速度的要求选择适合的器件。一般选择处理速度不要过高，速度高的DSP，系统实现也较困难。精度：DSP芯片分为定点、浮点处理器，对于运算精度要求很高的处理，可选择浮点处理器。定点处理器也可完成浮点运算，但精度和速度会有影响。寻址空间：不同系列DSP程序、数据、I/O空间大小不
22、一，与普通MCU不同，DSP在一个指令周期内能完成多个操作，所以DSP的指令效率很高，程序空间一般不会有问题，关键是数据空间是否满足。数据空间的大小可以通过DMA的帮助，借助程序空间扩大。成本：一般定点DSP的成本会比浮点DSP的要低，速度也较快。要获得低成本的DSP系统，尽量用定点算法，用定点DSP。实现方便：浮点DSP的结构实现DSP系统较容易，不用考虑寻址空间的问题，指令对C语言支持的效率也较高。内部部件：根据应用要求，选择具有特殊部件的DSP。如：C2000适合于电机控制；OMAP适合于多媒体等。,四技术性问题（十二）,c54x的外部中断是电平响应还是沿响应？是沿响应，准确的说，它要检
23、测到100(一个clk的高和两个clk的低)的变化才可以。参考程序，里面好象都要 disable wachdog,不知道为什么?watchdog是一个计数器，溢出时会复位你的DSP，不disable的话，你的系统会动不动就reset。时钟电路选择原则：1.系统中要求多个不同频率的时钟信号时，首选可编程时钟芯片;2.单一时钟信号时，选择晶体时钟电路;3.多个同频时钟信号时，选择晶振;4.尽量使用DSP片内的PLL，降低片外时钟频率，提高系统的稳定性;5.C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片内无振荡电路，不能用晶体时钟电路;6.VC5401
24、、VC5402、VC5409和F281x等DSP时钟信号的电平为1.8V，建议采用晶体时钟电路,四技术性问题（十三）,未用的输入输出引脚的处理未用的输入引脚不能悬空不接，而应将它们上拉活下拉为固定的电平关键的控制输入引脚，如Ready、Hold等，应固定接为适当的状态,Ready引脚应固定接为有效状态,Hold引脚应固定接为无效状态无连接（NC）和保留（RSV）引脚,NC 引脚：除非特殊说明，这些引脚悬空不接,RSV引脚：应根据数据手册具体决定接还是不接非关键的输入引脚,将它们上拉或下拉为固定的电平，以降低功耗2,未用的输出引脚可以悬空不接3,未用的I/O引脚:如果确省状态为输入引脚，则作为非关键的输入引脚处理，上拉或下拉为固定的电平;如果确省状态为输出引脚，则可以悬空不接。,
