《MCS-51单片机的结构和原理.ppt》由会员分享，可在线阅读，更多相关《MCS-51单片机的结构和原理.ppt（73页珍藏版）》请在三一办公上搜索。
1、第二章 MCS-51单片机的结构和原理,MCS51系列单片机的基本结构、CPU的组成。MCS51系列单片机的存储器结构、功能区划分和各自寻址特点。MCS51系列单片机4个8位并行I/O端口的各自功能和应用特点。MCS51系列单片机器件的外部引脚功能、封装形式及单片机的工作方式。,2.1 MCS-51单片机基本结构 2.2 中央处理器CPU 2.3 存储器 2.4 并行输入/输出接口 2.5 单片机的引脚及其功能,本章主要内容,80C51的基本结构,存储器系统,I/O口和其他单元,CPU系统,2.1.1 MCS-51系列的结构,内部结构,RAM128B,RAM地址寄存器,P3口,P1口,P2口,
2、P0口,锁存器,锁存器,锁存器,锁存器,中断定时/计数器串行口,SP,B,ACC,暂存器1,暂存器2,PSW,指令寄存器IR,指令译码器ID,DPL,缓冲器,程序计数器PC,PC增量器,地址寄存器AR,定时与控制,4KROM,ALU,DPH,运算器,控制器,存储器,I/O接口,运算器 累加器ACC 寄存器B PSW,控制器 程序计数器PC 指令寄存器IR 定时与控制逻辑,2.1.2 中央处理器CPU,1.MCS51的CPU及专用寄存器：,累加器ACC（Accumulator）,简称A寄存器或累加器A，是一个具有特殊用途的8位寄存器，主要用来存放一个操作数或存放运算的结果。累加器ACC是CPU中
3、使用最频繁的寄存器，MCS-51指令系统中多数指令的执行都通过它进行。,寄存器B,寄存器B也是一个8位寄存器，在乘法和除法运算中用作ALU的输入之一。乘法运算时，ALU的两个输入分别为A、B，运算结果存放在AB寄存器中，其中A存放积的低8位，B则存放积的高8位。除法运算时，被除数取自A，除数取自B；运算结果商存于A，而余数存于B。其它情况下，B可作为一个工作寄存器使用。,程序状态字PSW（Program State Word）,D7 D6 D5 D4 D3 D2 D1 D0,PSW,进位标志、“位累加器”,辅助进位标志,用户通用状态标志,溢出标志,奇偶标志位,保留位,工作寄存器组选择控制位,若
4、A中有奇数个“1”，则P置位，否则清零,RS1、RS0与片内工作寄存器组的对应 关系,是一个独立的计数器，用于存放下一条待执行指令的地 址。PC有自动加1功能。在执行转移、调用类指令或响应中断等操作时，PC的工作过程将有所不同。MCS-51的PC是一个16位寄存器，其寻址范围是64KB（即216Byte）。,程序计数器PC（Program Counter）,指令寄存器IR：保存当前正在执行的一条指令。程序存储器IR指令译码器ID：指令的内容包括操作码和地址码操作码ID形成相应指令的微操作信号地址码操作数地形成电路形成实际操作数地址。定时与控制：微处理器的核心部分。其任务是控制取指令、执行指令、
5、存取操作数或运算结果等操作，并向其它部件发出各种微操作控制信号，协调各部件的工作。,堆栈是指用户在单片机内部RAM中开辟的、遵循“先进后出”原则、只能从一端存取数据的一个存储区。存取数据的一端称为栈顶。,堆栈指针SP（Stack Pointer）,其它的CPU的专用寄存器,堆栈中的数据压入和弹出过程,栈操作借助MCS-51的CPU中一个专用8位寄存器SP来间接指示堆栈中数据存取的位置，该寄存器被称为堆栈指针SP。MCS-51的堆栈是向上（即向地址增加的方向）生成的，堆栈指针SP的初始值称为栈底。在堆栈操作过程中，SP始终指向堆栈的栈顶。单片机复位后SP的值为07H，因此入栈数据将从08H存起。
6、08H1FH与工作寄存器区13，通常把栈底设计在片内RAM中地址值较高的地方，如60H等。,89H,入栈过程PUSH ACC,出栈过程POP ACC,89H,入栈时，SP先加1，数据再压入SP指向的单元。出栈操作时先将SP指向的单元的数据弹出，然后，SP再减1，这时SP指向的单元是新的栈,数据指针寄存器DPTR,数据指针DPTR是一个 16 位的专用寄存器，其高位字节寄存器用DPH表示、低位字节寄存器用DPL表示。既可作为一个 16 位寄存器DPTR来处理，也可作为两个独立的 8 位寄存器DPH和DPL来处理。DPTR 主要用来存放 16 位地址，可通过它访问 64 KB外部数据存储器或外部程
7、序存储器空间。,2.2 MCS-51单片机的存储器组织,可以分成两大类：,RAM，CPU在运行时能随时进行数据的写入和读出，但在关闭电源时，其所存储的信息将丢失。它用来存放暂时性的输入输出数据、运算的中间结果或用作堆栈。,ROM，写入信息后不易改写的存储器。断电后，其中的信息保留不变。用来存放固定的程序或数据，如系统监控程序、常数表格等。,结构分：普林斯顿结构和哈佛结构,PC:16位计数器，能寻址64KB的ROM。,程序存储器配置,数据存储器配置,程序存储器的分类,(1)Mask ROM 型：掩膜ROM。其编程只能由制造商通过半导体掩膜技术完成，用户无法改写，所以对用户而言，它是严格意义上的只
8、读存储器，适用于有固定程序且大批量生产的产品中。如8051中的4KB程序存储器就是这一种。,（2）OTPROM型,一次可编程ROM（One Time Programmable ROM）。用户可通过专门设备对其一次性写入程序，此后便不能改写。这种程序存储器可靠性很高，适合于存放已调试成功的用户程序，投入规模生产，但调试阶段不宜用。,(3)EPROM型,可擦除可编程ROM（Erasable Programmable Rom）,其典型外观标志是芯片上有一个紫外线擦除窗口。这种存储器编程使用一定的直流电源（如+21V电压），而擦除则用紫外线灯光照射芯片窗口（一般需1530分钟），重新编程后用不透明标签
9、将窗口贴覆遮盖住即可。MCS-51系列单片机8751的片内ROM以及27系列存储器芯片都属于此类产品。,（4）E2PROM型,电可擦除可编程ROM（Electrically Erasable Programmable ROM），较新型只读存储器，编程速度较快且可在线改写，擦除、写入和读出电压均为+5V。,(5)Flash ROM型,专门的Flash ROM器件，有93系列等。,28系列存储器属于此类产品。,闪速只读存储器，是最新型的半导体只读存储器。在+5V电源下，改写时无需擦除操作，高端产品擦写速度可达ns级,一、工作寄存器区,低端32个字节分成4个工作寄存器组，每组8个单元。当前工作寄存器
10、组的机制便于快速现场保护。,PSW的RS1、RS0 决定当前工作寄存器组号 寄存器0组：地址00H07H；寄存器1组：地址08H0FH；寄存器2组：地址10H17H；寄存器3组：地址18H1FH。,2.2.2内部数据存储器,二、位寻址区,三、通用RAM区,30H至7FH共80个字节 作为数据缓冲器 操作指令丰富，数据处理方便灵活,堆栈区：通常在30H7FH范围 栈顶：SP寄存器指示 复位时SP的初值为07H,2.2.3 特殊功能寄存器,特殊功能寄存器SFR,说明：,1、51子系列有21个特殊功能寄存器SFR离散分布在80H-7FH、52子系列为26个。2、凡地址能被8整除的寄存器（共11个）都
11、是可位寻址的寄存器。*3、位寻址形式：直接位地址：如D3H位助记符：RS0寄存器.位：如PSW.3单元地址.位：如D0H.3,2.3 MCS-51的并行口结构与操作,2.3.1 P1口的结构,FET,读/修改/写,写1操作,输出锁存器,输入缓冲器,输入缓冲器,输出驱动器,1.结构:一个输出锁存器 两个三态输入缓冲器 一个输出驱动电路组成。(反相)输出驱动电路内部设有上拉电阻。2.由CPU向口线输出数据(写操作)。3.由口线向CPU输入数据（读操作）。,4.读修改写操作过程。,5.写1操作(作输入操作使用)。,单片机复位后，P1锁存器的状态均初始化为1，即可作为输入口使用。,P1口是通用的准双向
12、I/O口。输出高电平时，能向外提供拉电流负载，不必再接上拉电阻。当口用作输入时，须向口锁存器写入1。,2.3.2 P2口的结构,P2用作通用I/O口,不扩展ROM，或只扩展256B的片外RAM时，仅用到了地址线低8位，P2仍可作为通用I/O口。,输出时，数据由D端进入锁存器，经反相器送至T，经T反相送引脚。,输入时，数据可读自锁存器，也可读自引脚。要根据输入采用的是“读锁存器”还是“读引脚”指令决定。,“读修改写”类指令，锁存器Q端数据进入内部数据总线，与A逻辑运算后，结果又送回P2的锁存器并出现在引脚。,“MOV”类指令，操作信号是“读引脚”。应先要把锁存器写入“1”，使引脚高阻状态。,通用
13、I/O口时，属于准双向口。且 P2的输出驱动有上拉电阻。,P2用作地址总线,当片外扩展ROM或扩展的RAM容量超过256字节时，硬件使C=1，MUX开关接向地址线，这时P2.X的状态与地址线的信息相同。,2.3.3 P3口的结构,W=1：P3用作通用I/O口Q=1：P3用作第二功能口,P3用作第一功能（通用I/O）,对P3字节或位寻址时，硬件自动将W置1。口线为通用I/O口方式。,输出时，锁存器Q端与引脚状态相同；输入时，先向锁存器写1，使引脚为高阻状态。数据在“读引脚”信号作用下，进入内部数据总线。,通用I/O口时，属于准双向口。,P3用作第二功能使用,当不对P3口寻址时，口锁存器的Q端自动
14、置1。这时P3口作为第二功能使用,P3.0：RXD P3.1：TXD P3.2：INT0 P3.3：INT1,P3.4：T0 P3.5：T1 P3.6：WR P3.7：RD,2.3.4 P0口的结构,C=0:用作通用I/O口C=1:用作地址数据线,1、P0用作通用I/O口,系统不扩展（片外ROM、片外RAM）时，P0用作通用I/O口。,MUX接锁存器反相端,T1截止，漏极开路,此时，C=0,输出时，执行口输出指令，数据在“写锁存器”信号作用下，经锁存器反向端送至T2，反相后送至P0.X。,输入时，数据可读自锁存器，也可读自引脚。由指令是“读锁存器”指令还是“读引脚”指令来决定。,“读修改写”类
15、指令（如：ANL P0，A）产生“读锁存器”操作信号；,读锁存器可避免因外部电路原因使原口引脚的状态发生变化造成的误读。,“MOV”类指令（如：MOV A，P0）内部产生的是“读引脚”信号。此时要先向锁存器写入“1”，使T2截止，让引脚处于悬浮状态，使口处于高阻抗输入态。,否则，在作为输入方式之前曾向锁存器输出过“0”，则T2导通会使引脚箝位在“0”电平，使输入高电平“1”无法读入。,因此，P0口作为通用I/O时，属于准双向口。,2、P0用作地址/数据总线,系统进行扩展（片外ROM、片外RAM）时，P0用作地址/数据总线。,MUX接反相器,T1截止与导通由地址/数据线的状态决定,此时，C=1,
16、执行输出指令时，低8位地址信息和数据信息分时地出现在地址/数据总线上。,执行输入指令时，首先低8位地址信息出现在地址/数据总线上。然后，CPU自动地使MUX拨向锁存器，并向P0口写入FFH，同时“读引脚”信号有效。,P0口作为地址/数据总线使用时是一个真正的双向口。,2.3.5 并行口的应用特性,P0、P1、P2、P3口的电平与CMOS和TTL电平兼容。,P0每一口线可驱动8个LSTTL负载 通用 I/O时，输出驱动电路是开漏方式，OC门或漏极开路电路驱动时需外接上拉电阻；地址/数据总线时，输出不是开漏的，无须外接上拉电阻。,P1、P2、P3口的每一位能驱动4个LSTTL负载。可方便地由OC门
17、或漏极开路电路驱动，而无须外接上拉电阻。,口线仅能提供几毫安的电流，当作为输出驱动一般的晶体管的基极时，应在口与晶体管的基极之间串接限流电阻。,2.2.2 MCS-51系列的CPU时序,CPU以不同的方式，通过复杂的时序电路执行并完成各种不同指令功能。CPU的控制器按照指令的功能发出一系列在时间上有一定次序的信号去控制和启动一部分逻辑电路，完成某种操作。在一定时刻发出一定的控制信号去启动一定的逻辑部件动作，这就是CPU的时序。,1.系统时钟与时钟周期,系统时钟是一切微处理器、微控制器内部电路工作的基础。单片机内部有一个自激振荡电路，可以通过它或外部提供振荡源驱动内部时钟电路产生系统时钟信号。系
18、统时钟信号的振荡周期简称时钟周期。系统时钟组成了单片机机器周期的状态序列。,2.2.2 MCS-51系列的CPU时序,2.机器周期与指令周期,CPU完成一种基本操作所需要的时间称为机器周期Tcy。基本的机器周期有取指周期、存储器读周期和存储器写周期等，各种指令功能都是由这几种基本机器周期实现的。CPU执行一条指令所需要的时间称为指令周期，它以机器周期为单位。MCS-51的指令可以分为单周期指令、双周期指令和四周期指令三种，它们的执行时间依次是1个、2个和4个机器周期。,2.2.2 MCS-51系列的CPU时序,机器周期与时钟周期的关系,MCS51系列单片机的的1个机器周期包括12个时钟周期。为
19、了叙述方便，可将1个机器周期分为6个状态S1S6，每个状态又分为两节拍P1、P2，则1个机器周期的12 个节拍依次为S1P1、S1P2、S2P1S6P2。,如果系统时钟的晶振频率为fosc=12MHz，则 1Tcy=12Tosc=12/fosc=12/(12106)=1s 即：1个机器周期的时间为1s。,2.2.2 MCS-51系列的CPU时序,单字节单周期指令例：INC A,双字节单周期指令例：ADD A，DATA,单字节双周期指令例：INC DPTR,CPU取指/执行时序,P1 P2,P1 P2,读操作码（丢弃）,MOVX类指令(单字节双周期指令）,无取指（无ALE）,地址,数据,访问外部
20、存储器,双字节双周期指令 例：MOV Rn,direct,读第二字节操作码,当CPU对外部RAM读写时，ALE不是周期信号,2.5 单片机的引脚及功能,2、振荡电路：XTAL1、XTAL2,3、复位引脚：RST,4、并行口：P0、P1、P2、P3,7、ALE：地址锁存控制信号,1、电源线：VCC(+5V)、VSS(地),1.主电源引脚Vcc和Vss VCC（40脚）:接+5 V电源正端;VSS（20脚）:接+5 V电源地端。2.外接晶体引脚XTAL1和XTAL2 XTAL1（19脚）:接外部石英晶体的一端。在单片机内部,它是一个反相放大器的输入端,这个放大器构成了片内振荡器。XTAL2（18脚
21、）:接外部晶体的另一端。在单片机内部,接至片内振荡器的反相放大器的输出端。,（1）RST/VPD（9脚）:RST即为RESET，VPD为备用电源,所以该引脚为单片机的上电复位或掉电保护端。VPD是备用电源输入端，当单片机掉电或电源发生波动导致电源电压下降到一定值时，备用电源通过VPD端给内部RAM供电，保持其中的信息，直至单片机工作电压恢复正常。（2）(30脚):当访问外部存储器时，ALE（允许地址锁存信号）以每机器周期两次的信号输出,用于锁存出现在P0口的低8位地址，的功能是8751等片内含有ROM器件的编程脉冲输入端。（3）（29脚）:片外程序存储器读选通信号输出端,低电平有效。（4）/V
22、PP（31脚）:为访问外部程序存储器控制信号,低电平有效。VPP是编程电源输入端。,3.控制信号或与其它电源复用引脚,4.输入/输出（I/O）,（1）P0口（39脚32脚）:P0.0P0.7统称为P0口。（2）P1口（1脚8脚）:P1.0P1.7统称为P1口，可作为准双向I/O接口使用。（3）P2口（21脚28脚）:P2.0P2.7统称为P2口，一般可作为准双向I/O接口。（4）P3口（10脚17脚）:P3.0P3.7统称为P3口。,P3口的第二功能,2.5.1单片机的引脚及功能,2.5.2 部分引脚应用及MCS-51单片机工作方式,复位操作就是使单片机内部的一些部件恢复到某种预先确定的状态。
23、复位状态：除以下SFR外，其余SFR都被硬件自动写入0口锁存器P0P3：0FFH 堆栈指针SP：07HSBUF：不定 内部RAM不受复位操作的影响，但在单片机接通电源时，RAM中的内容不定。,1复位工作方式,SFR复位值,单片机进入复位状态的条件,在内部振荡器运行时，使复位输入端RESET至少保持两个机器周期（24个振荡周期）为高电平，由CPU采样复位信号，启动复位时序，完成复位操作。,2.5.2 部分引脚应用及MCS-51单片机工作方式,复位电路,上电复位电路,按钮复位电路,当VCC接通电源时，即可实现单片机的上电复位,2.5.2 部分引脚应用及MCS-51单片机工作方式,2程序运行工作方式
24、,MCS-51单片机的程序运行方式包括连续执行方式和单步执行方式两种。其中连续执行方式是程序最基本的执行方式，即从PC指针开始，连续不断地执行程序，直到遇到结束或暂停标志。在系统复位时，PC总是指向0000H地址单元，而实际的程序应允许从程序存储器的任意位置开始，可通过执行若干种指令使PC指向程序的实际起始地址。,2.5.2 部分引脚应用及MCS-51单片机工作方式,3节电工作方式,MCS-51单片机的CHMOS器件具有两种降低功耗的工作方式：空闲方式和掉电方式。HMOS器件不具有这种功能。通过置位特殊功能寄存器PCON（电源控制寄存器）有关位可使器件进入节电工作状态。,2.5.2 部分引脚应
25、用及MCS-51单片机工作方式,D7 D6 D5 D4 D3 D2 D1 D0,波特率乘2倍。若使用定时器T1产生波特率且该位置1，则在串行口工作于方式1、2、3时波特率乘2,通用标志位,掉电位，该位置1激活CHMOS器件的掉电操作,空闲方式位，该位置1激活CHMOS器件的空闲操作,通用标志位,当PD和IDL同时置位，则优先执行PD,PCON的直接字节地址是87H,2.5.2 部分引脚应用及MCS-51单片机工作方式,(1)空闲方式：,执行一条使PCON.0置位的指令便可使器件立即进入空闲工作状态，此时CPU时钟被切断，但中断系统、定时器和串行口的时钟信号继续保持，所有SFR保持进入空闲工作方
26、式前的状态；而ALE和 信号保持为逻辑高电平。退出空闲方式有两种方法产生中断或硬件复位。,2.5.2 部分引脚应用及MCS-51单片机工作方式,(2)掉电方式,执行一条使PCON.1置位的指令便可使器件立即进入掉电状态，此时振荡器停止工作，芯片的所有功能均停止，但片内RAM和SFR内容保持，ALE和 信号输出为低电平。退出掉电方式的唯一方法是硬件复位。,2.5.2 部分引脚应用及MCS-51单片机工作方式,本章小结,掌握MCS-51系列单片机的应用特点，了解其基本结构和基本特征，了解MCS-51系列单片机CPU的组成，熟悉各CPU组件（尤其是专用寄存器）及其作用；掌握MCS-51系列单片机的存
27、储器结构，了解半导体存储器的类型和各自特点，能够区分不同型号51系列单片机程序存储器的应用状态；掌握片内数据存储器的功能区划分和各自寻址特点，熟悉常用的SFR的功能和应用特点；了解MCS-51系列单片机4个8位I/O端口的各自功能和应用特点；了解MCS-51系列单片机器件的外部引脚功能、封装形式，熟悉各控制引脚的功能和应用特点；了解MCS-51系列单片机的工作方式。了解CPU时序特点，熟悉机器周期的概念以及机器周期与指令周期之间的关系等。通过本章内容，读者应获得MCS-51系列单片机内部资源的比较全面的认识，为后续各章的学习奠定良好的基础。,2-1.MCS51系列单片机包括哪几个主要部件？各自
28、的逻辑功能如何？2-2.简述PC、PSW、DPTR和ACC等4种专用寄存器的各自含义和作用。2-3.何谓程序状态标志寄存器？它的符号是什么？它的位置在哪里？其中各位的含义是什么？多应用在什么场合？2-4.数据堆栈的特点是什么？堆栈指针的地址在哪里？单片机初始化后，把“SP初始化为07H”是什么意思？2-5.MCS51系列单片机的存储器是怎样配置的？片内ROM与片外扩展ROM的存储空间的关系是什么？片内RAM与片外扩展RAM的存储空间的关系是什么？2-6.MCS51系列单片机中ROM Less型器件，在应用中P0口和P2口能否直接作为I/O口连接开关、指示灯之类的外设？为什么？,思考题与习题,2
29、-7.MCS51系列单片机ROM存储空间中，0003H002BH有什么用途？用户应怎样合理安排？2-8.8051的片内RAM分哪三部分？各部分在使用上有何特点？内部RAM中字节地址007F与位地址007F完全重合，CPU如何区分？2-9.MCS51系列单片机如何实现工作寄存器组的选择？2-10.何谓时钟周期、机器周期、指令周期？三者间有何关系？当晶振频率为4 MHz时，三者各是多少？2-11.MCS51系列单片机40个引脚的功能各是什么？2-12.综述P0口、P1口、P2口、P3口的功能。当单片机外扩RAM和ROM时，他们各起什么作用？2-13.“复位”是什么意思？MCS51系列单片机进入复位
30、状态的条件是什么？常用的复位方法有哪几种？应注意什么事项？画出电路图说明其工作原理。,思考题与习题,CPU系统：8位CPU，含布尔处理器；时钟电路总线控制逻辑存储器系统4KBROM（可外扩至 64K）128BRAM特殊功能寄存器SFRI/O口和其他功能单元4个并行I/O口2个16位定时计数器1个全双工异步串行口中断系统（5个中断源，2个优先级）,ACC：向ALU提供操作数和存放运算的结果。80C51单片机在结构上是以ACC为中心的，但为了提高实时性，一些指令的操作可以旁 路ACC。（如：逻辑操作、内部RAM到寄存 器的传送）B：乘除运算存放一个操作数和运算结果，也可作为 普通的寄存器使用。暂存
31、寄存器：用来暂时存放数据总线或其它寄存器 送来的操作数。它作为ALU的数据输 入源，向ALU提供数据。程序状态字PSW：状态标志寄存器，用来保存ALU 运算结果的特征。,程序计数器：16位加1计数器，存放下一条要执行指令的地址。上电或自动复位时，PC=0000H指令寄存器IR：保存当前正在执行的一条指令。程序存储器IR指令译码器ID：指令的内容包括操作码和地址码操作码ID形成相应指令的微操作信号地址码操作数地形成电路形成实际操作数地址。定时与控制：微处理器的核心部分。其任务是控制取指令、执行指令、存取操作数或运算结果等操作，并向其它部件发出各种微操作控制信号，协调各部件的工作。,FET：绝缘栅
32、增强型场效应管,FET导通过程：G=0 FET截止G=1 FET导通,读修改写操作：,如果此端的负载恰好是一个晶体管的基极，导通的PN结会将端口引脚的电平拉低，在晶体管射极接地的情况下，当向此端口写1时，晶体管导通，并把引脚上的电平拉低到0.7V，此时若从引脚上读数据，会将原输出的1误读为0电平,写1操作:P1口做输入口使用时,由于FET并接在引脚上，如果FET(Q=1)是导通的，会使引脚上的电流被钳位在低电平上，产生误读。因此在端口输入操作前，先向端口锁存器写1，使FET截止(Q=0)，既使输出驱动器FET的漏极呈高电平，这即所谓准双向口。说明：单片机复位后，P1锁存器的状态均初始化为1，即可作为输入口使用。,
