存储器及其与CPU接口.ppt

《存储器及其与CPU接口.ppt》由会员分享，可在线阅读，更多相关《存储器及其与CPU接口.ppt（79页珍藏版）》请在三一办公上搜索。

1、第5章 存储器及其与CPU接口,第5章 存储器及其与CPU的接口,5.1 半导体存储器的分类5.2 随机读/写存储器5.3 只读存储器ROM5.4 存储器与CPU的基本技术5.5 存储器的管理5.6 高速缓冲存储器5.7 外部存储器简介,5.1 半导体存储器的分类,一、主要功能:存放系统工作时的信息(程序和数据),二、组成:由具有记忆功能的两态物理器件组成(电容、双稳态电路等),三、两种基本操作:读和写,四、分类：,1、按在微机系统中的位置分类：,内存：存放当前运行所需要的程序和数据,外存：存放当前暂不运行的程序和数据以及需要永久保存的数据,又(主存储器)(内部存储器),相对于外存，容量小，速

2、度快，价格高,在主板上,(辅助存储器)(外部存储器),在外部，通过I/O接口(适配器)与CPU相连，成批与CPU交换数据,相对于内存，容量大，速度低，价格低,2、按存储介质分,磁存储器：磁芯、磁盘、磁带,半导体存储器：,光存储器：光盘,1)按半导体存储器制造工艺,2)按半导体存储器工作方式和应用角度,(1)双极型TTL,(2)MOS型存储器,(1)RAM(Random Acess Memory),(2)ROM(Read Only Memory),半导体存储器,半导体存储器从使用功能上来分，可分为：读写存储器RAM（Random Access Memory）又称为随机存取存储器；只读存储器ROM

3、（Read Only Memory）两类。RAM主要用来存放各种现场的输入、输出数据，中间计算结果，与外存交换的信息和作堆栈用。它的存储单元的内容按需要既可以读出，也可以写入或改写。而ROM的信息在使用时是不能改变的，也即只能读出，不能写入故一般用来存放固定的程序，如微型机的管理、监控程序，汇编程序等，以及存放各种常数、函数表等。,选择存储器件的考虑因素（1）易失性（2）只读性（3）位容量（4）功耗（5）速度（6）价格（7）可靠性,一、RAM又可以分为双极型（Bipolar）和MOS RAM两大类。正常工作，可读可写，一般情况掉电丢失。（一）双极型RAM的特点（1）存取速度高。（2）以晶体管的

4、触发器（F-FFlip-Flop）作为基本存储电路，故管子较多。（3）集成度较低（与MOS相比）。（4）功耗大。（5）成本高。所以，双极型RAM主要用在速度要求较高的微型机中或作为cache。,（二）MOS RAM 用MOS器件构成的RAM，又可分为静态（Static）RAM（有时用SRAM表示）和动态（Dynamic）RAM（有时用DRAM表示）两种。1、静态RAM的特点 6管构成的触发器作为基本存储电路。集成度高于双极型，但低于动态RAM。不需要刷新，故可省去刷新电路。功耗比双极型的低，但比动态RAM高。易于用电池作为后备电源(RAM的一个重大问题是当电源去掉后，RAM中的信息就会丢失。为

5、了解决这个问题，就要求当交流电源掉电时，能自动地转换到一个用电池供电的低压后备电源，以保持RAM中的信息)。存取速度较动态RAM快。,行选择线X,2、动态RAM的特点DRAM(DynsmicRAM)基本存储电路用单管线路组成（靠电容存储电荷）。集成度高。比静态RAM的功耗更低。价格比静态便宜。因动态存储器靠电容来存储信息，由于总是存在着泄漏电流，故需要定时刷新。典型的是要求每隔1ms刷新一遍。,单管动态存储电路,3、NVRAM(Non Volatile RAM)非易失性RAM 掉电时，将SRAM信息写入E2PROM4、PSRAM(Pseudo Static RAM)伪静态RAM 片内集成了动态

6、刷新电路5、MPRAM(Multiport RAM)多端口RAM(1)双口RAM(2)VRAM（Video RAM）视频动态读写存储器(3)双向FIFO，高速图形图像处理(4)MPRAM：三口、四口等6、FPRAM(Ferroelectic RAM)铁介质读写存储器,二、ROM（Read Only Memory）正常工作时，只读不可写，掉电不丢失,1掩模ROM早期的ROM由半导体厂按照某种固定线路制造的，制造好以后就只能读不能改变。,2可编程序的只读存储器PROM(Programmable ROM)为了便于用户根据自己的需要来写ROM，就发展了一种PROM，可由用户对它进行编程，但这种ROM用

7、户只能写一次。,3可擦去的可编程只读存储器EPROM（Erasable PROM）高压写入，紫外线擦除,4OTPROM（Onetime Programmable ROM）只不过在EPROM基础上，但没有窗口。,2716引脚,5、电可擦除可编程ROM(Electronic Erasible Programmable ROM,EEPROM)EEPROM内资料的写入要用专用的编程器，并且往芯片中写内容时必须要加一定的编程电压(1224V，随不同的芯片型号而定)。EEPROM在写入数据时，仍要利用一定的编程电压，此时，只需用厂商提供的专用刷新程序就可以轻而易举地改写内容，所以，它属于双电压芯片。借助于

8、EPROM芯片的双电压特性，可以使BIOS具有良好的防毒功能，在升级时，把跳线开关打至“ON”的位置，即给芯片加上相应的编程电压，就可以方便地升级；平时使用时，则把跳线开关打至“OFF”的位置，防止病毒对BIOS芯片的非法修改。,1Intel 2817的基本特点,Intel 2817的工作方式,6、Flash Memory（闪存）：,快擦型存储器是不用电池供电的、高速耐用的非易失性半导体存储器，它以性能好、功耗低、体积小、重量轻等特点活跃于便携机存储器市场。快擦型存储器具有EEPROM的特点，可在计算机内进行擦除和编程，它的读取时间与DRAM相似，而写时间与磁盘驱动器相当。快擦型存储器有5V或

9、12V两种供电方式。对于便携机来讲，用5V电源更为合适。快擦型存储器操作简便，编程、擦除、校验等工作均已编成程序，可由配有快擦型存储器系统的中央处理机予以控制。快擦型存储器可替代EEPROM，在某些应用场合还可取代SRAM，尤其是对于需要配备电池后援的SRAM系统，使用快擦型存储器后可省去电池。快擦型存储器的非易失性和快速读取的特点，能满足固态盘驱动器的要求，同时，可替代便携机中的ROM，以便随时写入最新版本的操作系统。快擦型存储器还可应用于激光打印机、条形码阅读器、各种仪器设备以及计算机的外部设备中。,半导体存储器,只读存储器（ROM）,随机存取存储器（RAM）,静态RAM（SRAM）动态R

10、AM（DRAM）非易失RAM（NVRAM）PSRAMMPRAMFPRAM,掩膜式ROM一次性可编程ROM（PROM）紫外线擦除可编程ROM（EPROM）OTPROM电擦除可编程ROM（EEPROM）FLASH ROM,5.1.2 半导体存储器的特点,1、存储容量2、速度:分存取时间TA和存取周期TAC3、功耗:分维持功耗和操作功耗4、可靠性:平均无故障时间MTBF5、性价比,(1)用字数位数表示，以位为单位。常用来表示存储芯片的容量，如1K4位，表示该芯片有1K个单元(1K=1024)，每个存储单元的长度为4位。(2)用字节数表示容量，以字节为单位，如128B，表示该芯片有 128个单元，每个

11、存储单元的长度为8位。现代计算机存储容量很大，常用KB、MB、GB和TB为单位表示存储容量的大小。其中，1KB210B1024B；1MB220B1024KB；1GB230Bl024MB；1 TB240B1024GB。显然，存储容量越大，所能存储的信息越多，计算机系统的功能便越强。,1存储容量,返回,上一张,2存取时间 存取时间是指从启动一次存储器操作到完成该操作所经历的时间。例如，读出时间是指从CPU向存储器发出有效地址和读命令开始，直到将被选单元的内容读出为止所用的时间。显然，存取时间越小，存取速度越快。3存储周期 连续启动两次独立的存储器操作(如连续两次读操作)所需要的最短间隔时间称为存储

12、周期。它是衡量主存储器工作速度的重要指标。一般情况下，存储周期略大于存取时间。4功耗 功耗反映了存储器耗电的多少，同时也反映了其发热的程度。,返回,上一张,5可靠性 可靠性一般指存储器对外界电磁场及温度等变化的抗干扰能力。存储器的可靠性用平均故障间隔时间MTBF(Mean Time Between Failures)来衡量。MTBF可以理解为两次故障之间的平均时间间隔。MTBF越长，可靠性越高，存储器正常工作能力越强。6集成度集成度指在一块存储芯片内能集成多少个基本存储电路，每个基本存储电路存放一位二进制信息，所以集成度常用位/片来表示。,返回,上一张,7性能/价格比 性能/价格比(简称性价比

13、)是衡量存储器经济性能好坏的综合指标，它关系到存储器的实用价值。其中性能包括前述的各项指标，而价格是指存储单元本身和外围电路的总价格。,行选择线X,5.2 RAM,5.2.1 SRAM一、SRAM的内部结构,Y0,Y1,Y15,A7,A6,A5,A4,D0,D1,D7,二、SRAM的结构及组成,1、单译码结构2、双译码结构3、作用4、优点：不用刷新，速度快 缺点：功耗大，集成度低,三、SRAM芯片实例常用典型的SRAM芯片有6116、6264、62256等,6116,6264,半导体存储器,存储矩阵,地址总线,I/O缓冲器,数据总线,读写控制/动态刷新电路,RAS#,DRAM芯片的结构,地址锁

14、存器,CAS#,WE#,5.2.2 动态读写存储器DRAM,半导体存储器,DRAM的特点所用管子少，芯片位密度高功耗小需要刷新存取速度慢,DRAM主要用来做内存,DRAM的种类,FPM DRAM存取时间80100nsEDO DRAM存取时间5070ns SDRAM存取时间610ns,SIMMSingle Inline Memory Module单列直插式内存模块72线：32位数据、12位行列公用地址、RAS#、CAS#等在Pentium微型机中必须成对使用FPM/EDO,半导体存储器,DRAM内存条的种类,DIMMDual Inline Memory Module双列直插式内存模块168线：6

15、4位数据、14位行列公用地址、RAS#、CAS#等可单数使用FPM/EDO/SDRAM,DRAM内存条的种类,5.4 CPU与存储器的连接,5.4.1 CPU与存储器的连接时应注意的问题5.4.2 存储器片选信号的产生方式和译码电路5.4.3 CPU（8088系列）与存储器的连接,返回本章首页,译码器,存储器,CPU及其配置芯片,DB,AB,AB,CB,5.4.1 CPU与存储器的连接时应注意的问题,1CPU总线的带负载能力 8086和8088本身可带5个14LS或74HC(CMOS)系统较大时用AB、CB采用单向缓冲 DB采用双向缓冲2CPU的时序与存储器的存取速度之间的配合 CPU发出命令

16、后，存储器必须在规定的时间内译码完成读写操作。3、存储器的组织、地址分配与片选问题,返回本节,5.4.2 存储器片选信号的产生方式和译码电路,1片选信号的产生方式（1）线选方式（线选法）（2）局部译码选择方式（部分地址译码法）（3）全局译码选择方式（全地址译码法）,一、存储器基本模型,译码器,存储器,DB,AB,A0An,D0D7,A0An,D0D7,An+1Ax,AB,CPU及其配置芯片,CB,在微型系统中，CPU对存储器进行读写操作，首先要由地址总线给出地址信号，选择要进行读/写操作的存储单元，然后通过控制总线发出相应的读/写控制信号，最后才能在数据总线上进行数据交换。存储器芯片与CPU之

17、间的连接，实质上就是其与系统总线的连接，包括(1)地址线的连接；(2)数据线的连接；(3)控制线的连接。,地址线的位数：地址线的位数决定了存储器芯片内可寻址的单元数目，如Intel6264(8K8)有13条地址线，则可寻址的单元数为8K个.数据线的根数：决定一次输入输出的数据的宽度，如Intel6264(8K8)有8条数据线，则每次可操作数据为8位综上，6264总的容量为8KB=8K8bit=64Kbit控制线：RAM芯片的控制引脚信号一般有：芯片选择信号、读/写控制信号，对动态RAM（DRAM）还有行、列地址选通信号。,译码器,存储器,DB,AB,A0An,D0D7,A0An,D0D7,An

18、+1Ax,AB,CPU及其配置芯片,CB,二、存储器片选端处理,1、地址线的运用,译码器,存储器,DB,AB,A0An,D0D7,A0An,D0D7,An+1Ax,AB,CPU及其配置芯片,（1）线选法（2）局部译码选择方式（部分地址译码法）（3）全局译码选择方式（全地址译码法）,2、译码器的选择,（1）组合逻辑电路（2）集成电路译码（3）FPGA等（4）开关式可选择译码电路,1、地址线的运用,（1）线选方式（线选法）（2）局部译码选择方式（部分地址译码法）（3）全局译码选择方式（全地址译码法）,2、译码器的选择,（1）组合逻辑电路（2）集成电路译码（3）FPGA（4）开关式可选择译码电路,D

19、0D7,8086及其配置芯片,DB,AB,D0D7,D0D7,A13,A0A12,6264,A0A12,1、线选法,地址范围为00000H01FFFH,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,1,1,1,1,1,1,1,或0FC000H0FDFFFH.,D0D7,8086及其配置芯片,DB,AB,D0D7,D0D7,A15,A0A12,6264,A0A13,A14,A13,A17,A16,2、部分地址译码法,0,0,0,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1,0,1,1,1,1,1,1,1,1,1,1,1,1,1,

20、地址范围为02000H03FFFH,也可为0C2000H0C3FFFH.,“1”,“1”,“1”,“0”,74LS138,D0D7,8086及其配置芯片,DB,AB,D0D7,D0D7,A15,A0A12,6264,A0A12,A14,A13,A16,A17,A18,A19,O,3、全地址译码法,地址范围为02000H03FFFH,0,0,0,0,0,0,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,1,1,1,1,1,1,1,1,三、存储器容量的扩展1、位扩展(加大字长)例 用8个16K1bit芯片组成16K8bit的存储器。,2、字

21、扩展扩充字节容量,5.4.3 CPU（8088系列）与存储器的连接,例5-2(P279页)设计一个基于8088CPU的微机系统，其存储系统ROM和RAM容量分别为256K,分别选用27256和62256。,1、ROM器件及空间选取,2、RAM器件及空间选取,3、地址译码方案及各器件地址分配,4、依照方案绘制电路图,例5-2(P361页)设计一个基于8088CPU的微机系统，其存储系统ROM和RAM容量分别为256KB,分别选用27256和62256。,1、ROM器件及空间选取,CPU上电复位总是从固定地址执行，并且不能变。,1)8088的CS：IP复位后为FFFFH：0000H即FFFF0H，

22、故放于高位。转向系统程序或监控程序。不同CPU不同,用ROM。,2)27256为32K8bit，故需要32KB8个=256KB。,地址空间为C0000HFFFFFH,1,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,例5-2(P361页)设计一个基于8088CPU的微机系统，其存储系统ROM和RAM容量分别为256KB,分别选用27256和62256。,2、RAM器件及空间选取,CPU上电复位总是从固定地址执行，并且不能变。,1)CPU对RAM的要求。由于8088的中断向量表在低地址即

23、00000H003FFH。,2)62256为32K8bit，故需要32KB8个=256KB。,地址空间为00000H3FFFFH,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,例5-2(P361页)设计一个基于8088CPU的微机系统，其存储系统ROM和RAM容量分别为256KB,分别选用27256和62256。,3、地址译码方案及各器件地址分配,由于用8个27256和8个62256，可以用一个74LS154，但低位和高位的固定，故不可选取。,地址空间为00000H3FFFFH和C

24、0000HFFFFFH可以用权地址译码区分，用一个74LS139即可。(分成4个页)而内部的8个芯片可分别采用138进行字扩展。(8个子页),？,？,？,？,？,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,？,？,？,？,？,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,+5V,D0D7,A14A0,A19,A18,A17,A16,A15,*补充：8086的16位存储器接口,数据总线为16位，但存储器按字节进行编址用两个8位的存储体(BANK)构成16位,BANK1奇数地址,BANK0偶数地址,D15-D0,D7-D0,D15-D8,A19-A0,译码器,控制信号

25、,体选信号和读写控制,如何产生？,如何连接？,*8086的16位存储器接口,读写数据有以下几种情况：读写从偶数地址开始的16位的数据读写从奇数地址开始的16位的数据读写从偶数地址开始的8位的数据读写从奇地址开始的8位的数据8086读写16位数据的特点：读16位数据时会读两次，每次8位。读高字节时BHE=0，A0=1；读低字节时BHE=1，A0=0每次只使用数据线的一半：D15-D8 或 D7-D0写16位数据时一次写入。BHE和A0同时为0同时使用全部数据线D15D0,*8086的16位存储器接口,两种译码方法独立的存储体译码器每个存储体用一个译码器；缺点：电路复杂，使用器件多。独立的存储体写

26、选通译码器共用，但为每个存储体产生独立的写控制信号但无需为每个存储体产生独立的读信号，因为8086每次仅读1字节。对于字，8086会连续读2次。电路简单，节省器件。,1）独立的存储体译码器,D15-D9,D8-D0,高位存储体(奇数地址),低位存储体(偶数地址),A16-A1,A15-A0,A15-A0,D7-D0,D7-D0,64KB8片,64KB8片,CS#,Y0#Y7#,Y0#Y7#,CBA,A19A18A17,CBA,A19A18A17,CS#,G1G2A#G2B#,G1G2A#G2B#,OE#WE#,OE#WE#,MEMR#MEMW#,BHE#,A0,Vcc,Vcc,注意这些信号线的

27、连接方法,MEMW#信号同时有效，但只有一个存储体被选中,读16位数据时每个体被选中几次？,2）独立的存储体写选通,D15-D9,D8-D0,高位存储体(奇数地址),低位存储体(偶数地址),A16-A1,A15-A0,A15-A0,D7-D0,D7-D0,64KB8片,64KB8片,CS#,Y0#Y7#,CBA,A19A18A17,CS#,G1G2A#G2B#,OE#WE#,OE#WE#,MEMR#,BHE#,A0,VccGND,MEMW#,1,1,每个存储体用不同的读控制信号,读16位数据时每个体被选中几次？,5.5 IBM-PC/XT中的存储器，扩展存储器及其管理,5.5.1 存储空间的分

28、配5.5.2 ROM子系统5.5.3 RAM子系统 4.5.4 寻址范围5.5.4 寻址范围5.5.5 存储器的管理5.5.6 高速缓存器Cache,返回本章首页,5.5.1 存储空间的分配,图4-22 IBM PC/XT存储空间的分配,返回本节,5.5.2 ROM子系统,其功能为：DOS 引导程序；硬件中断管理程序；系统配置分析程序；系统冷启动，热启动和自测试；字符图形发生器；,5.5.4 寻址范围,表4-6 不同CPU的寻址范围,返回本节,5.5.5 存储器的管理,1实地址方式 实地址方式是8028680486最基本的工作方式，寻址范围只能在1MB范围内，故不能管理和使用扩展存储器。它在复

29、位时，启动地址为FFFF0H，在此安装一个跳转指令，进入上电自检和自举程序。,2虚地址保护方式（1）存储器管理机制：80386先使用段机制，把包含两个部分的虚拟地址空间转化为一个中间地址空间的地址，然后再用分页机制把线性地址转化为物理地址（2）分段分页机制：是所管理的存储器块具有固定的大小它把线性地址空间中的任一页映射到物理空间的一页。,（3）保护：第一是保护操作系统的存储段和其专用处理寄存器不被应用程序所破坏；第二是为每一个任务分配不同的虚地址空间，从而使不同任务之间完全隔离，实现任务的保护。（4）虚拟存储器的概念：由存储器管理机制以及一个大容量的快速硬盘存储器或光盘支持。,3虚拟8086方

30、式 支持存储管理、保护及多任务环境中执行8086程序，创建一个在虚拟8086方式下执行8086程序的任务，可以使CPU同时执行三个任务：以32位虚地址保护方式执行第一个任务的80386程序；以16位虚地址保护方式执行第二个任务的80286程序；以虚拟8086方式执行第三个任务的8086程序。,返回本节,微型机的存储系统,Cache存储系统解决速度问题虚拟存储系统解决容量问题,高速缓冲存储器主存储器,主存储器磁盘存储器,5.4 高速缓存（Cache),了解：Cache的基本概念；基本工作原理；命中率；Cache的分级体系结构,1）为什么需要高速缓存？,CPU工作速度与内存工作速度不匹配例如，80

31、0MHz的PIII CPU的一条指令执行时间约为1.25ns，而133MHz的SDRAM存取时间为7.5ns，即83%的时间CPU都处于等待状态，运行效率极低。解决：CPU插入等待周期降低了运行速度；采用高速RAM成本太高；在CPU和RAM之间插入高速缓存成本上升不多、但速度可大幅度提高。,2）工作原理,基于程序执行的两个特征：程序访问的局部性：过程、循环、子程序。数据存取的局部性：数据相对集中存储。存储器的访问相对集中的特点使得我们可以把频繁访问的指令、数据存放在速度非常高（与CPU速度相当）的SRAM高速缓存CACHE中。需要时就可以快速地取出。,取指令、数据时先到CACHE中查找：找到（

32、称为命中）直接取出使用；没找到到RAM中取，并同时存放到CACHE中，以备下次使用。只要命中率相当高，就可以大大提高CPU的运行效率，减少等待。现代计算机中CACHE的命中率都在90%以上。命中率影响系统的平均存取速度 系统的平均存取速度 Cache存取速度命中率+RAM存取速度不命中率,例如：RAM的存取时间为8ns，CACHE的存取时间为1ns，CACHE的命中率为90%。则存储器整体访问时间由没有CACHE的8ns减少为：1ns90%+8ns10%=1.7ns 速度提高了近4倍。在一定的范围内，Cache越大，命中率就越高，但相应成本也相应提高Cache与内存的空间比一般为1128,*C

33、ache系统有三个需要解决的主要问题：,主存Cache地址变换解决：把Cache与主存都分成大小相同的页（若主存容量为2n，Cache容量为2m，页的大小为2p（即页内地址有p位），则主存的页号共有(n-p)位，Cache页号共有(m-p)位）这样，主存Cache地址变换，就是如何把主存页映射到Cache页上（即只映射页号）。全相连映射主存任意页可映射到Cache的任意页。这需要有一个很大的页号映射表（共有2m-p项），放在CAM存储器中。昂贵，但冲突小。直接映射主存页号B与Cache页号b满足关系：b=B mod 2m-p例如：主存0、4、8、12，页映射到Cache的0页，主存1、5、9、

34、13，映射到Cache的1页，依此类推。不需要页号映射表，但冲突概率高。组相连映射把页分组，然后结合上面两种方法：组间直接映射，组内全映射。,不命中时如何替换Cache内容有以下几种替换算法：随机替换先进先出FIFO最近最少使用LRU（Least Recently Used）最久没有使用LFU（Least Frequently Used）Cache与主存的一致性 两种常用的更新算法：写穿式（WT，Write Through）同时更新回写式（WB，Write Back）仅当替换时才更新主存,*Cache的读写操作,写操作读操作,贯穿读出式旁路读出式,写穿式回写式,写穿式（Write Throug

35、h）,从CPU发出的写信号送Cache的同时也写入主存。,CPU,Cache,主 存,回写式（Write Back）,数据一般只写到Cache，当Cache中的数据被再次更新时，才将原来的数据写入主存相应页，并接受新的数据。,CPU,Cache,主 存,更新,写入,贯穿读出式,CPU,Cache,主 存,CPU对主存的所有数据请求都首先送到Cache，在Cache中查找。若命中，则切断CPU对主存的请求，并将数据送出；如果不命中，则将数据请求传给主存。,旁路读出式,CPU向Cache和主存同时发出数据请求。如果命中，则Cache将数据送给CPU，并同时中断CPU对主存的请求；若不命中，Cache不做任何动作，由CPU直接访问主存。,CPU,Cache,主 存,