《实验08SSI时序逻辑电路实验(改).ppt》由会员分享，可在线阅读，更多相关《实验08SSI时序逻辑电路实验(改).ppt（15页珍藏版）》请在三一办公上搜索。
1、实验11 SSI时序逻辑电路实验,集成触发器,一、实验目的,1.掌握时序逻辑电路的功能测试方法。2.学习用JK触发器构成简单时序逻辑电路的方法。3.学会使用CMOS逻辑电路芯片。4.熟悉时序电路（计数器）的波形测量方法。,二、实验原理时序逻辑电路的设计方法：1、按题意进行逻辑命题，画状态图、选触发器；2、列出其状态转换表（含自启动）及驱动表；3、试用卡诺图简化法，写出各触发器的驱动方程、状态方程和电路输出方程；4、画时序电路图；5、在MAX+PIUS上进行仿真，分析验证。,SSI时序逻辑电路实验,SSI时序逻辑电路实验,三、实验内容1.验证JK触发器CC4027的逻辑功能2.用JK触发器设计同
2、步2、4分频电路 用示波器观察和记录CP、Q1、Q2的波形3.设计一个同步时序脉冲产生器用示波器观察和记录CP、Q1、Q2和L的波形4.设计一个同步三分频电路（选做）用示波器观察和记录CP、Q1、Q2的波形,一、验证JK触发器CC4027的逻辑功能,1、触发方式主从型触发方式：触发器的状态转换需要一个完整的时钟脉冲。边沿触发方式（CC4027）,注：*状态不定,n+1,n+1,验证 体会、熟悉,J=K=0,SD=RD=0,2.用JK触发器设计同步2、4分频电路,用JK触发器设计同步2、4分频电路所得波形图：,1、正常工作（SD=RD=0）,CP 输入正方波（f=1kHz）,将CP、Q1、Q2
3、示波器,要观察到真实的波形关系，关键是触发。,2.用JK触发器设计同步2、4分频电路,问题：,2.CP CH2，Q1 CH1 触发信源选谁？,1.观测3个以上的波形，应该如何操作？,两两比较,应选择频率低的，即CH1,应将所有波形与频率最低的波形比较！建议将频率最低(周期最长)的信号始终保持 在CH1中,具体操作：,选择频率最低的信号Q2(Q1)CH1显示,触发信源选择 CH1,时钟脉冲CP 送 CH2显示,观察Q2和Q1,观察Q2 和CP,2.用JK触发器设计同步2、4分频电路,3.设计一个同步时序脉冲产生器,同步时序脉冲产生器所得波形（1）确定触发器的类型和数量画状态图（2）列出状态表，得
4、出状态方程（3）化简得驱动方程，输出方程,3.设计一个同步时序脉冲产生器,同步时序脉冲产生器参考电路,注意：触发斜率选“下降沿”,4.设计一个同步三分频电路（选做）,同步三分频电路波形图：同步三分频电路参考电路图:,Q2,SSI时序逻辑电路实验,1电源（VDD=5V、VSS=地）核对无误，再接入！2输出端切忌短路、线与！3多余输入端处理方法不能悬空 CMOS与非门、与门：接+5V CMOS或非门、或门：接地4芯片管脚图,五、实验注意事项,芯片管脚图,MC14027 CD4027,MC14011 CD4011,MC14023 CD4023,SSI时序逻辑电路实验,1.设计实验内容3，画出实验电路图，以及对应绘出所测CP、Q1、Q2的电压波形，标出幅值和周期。2.设计实验内容4，画出实验电路图，以及对应绘出所测CP、Q1、Q2、L的电压波形，标出幅值和周期。3.根据实验内容5，画出实验电路图，并对应绘出CP、Q1、Q2的波形，标出幅值和周期。,六、实验报告要求,SSI时序逻辑电路实验,1.在本实验中，能用负方波代替时钟脉冲吗？为什么？2.观察同步时序脉冲产生器CP和L波形时，若CP信号送示波器CH1通道，输出L送CH2通道，“触发选择”置CH1通道，示波器上所显示的波形能稳定吗？若不能稳定，应如何选择触发源？,七、思考题,
