数字电路基础课件-总复习.ppt

《数字电路基础课件-总复习.ppt》由会员分享，可在线阅读，更多相关《数字电路基础课件-总复习.ppt（71页珍藏版）》请在三一办公上搜索。

1、总复习,注：带*号标注的为重点和难点内容,第1章 逻辑代数基础,1、数制与码制*1）数制：多位数码中每一位的构成方法以及从低位到高位的进位规则称为数制。（例如有十进制、二进制、八进制、十六进制）2）数制转换：二十转换：将二进制数中的每一位按权值相加，就可以得到等值的十进制数。二十六转换：以小数点为中心，分别向左向右每4位一组（缺项补零）并代之以等值的十六进制数即可。,第1章 逻辑代数基础,1、数制与码制*2）数制转换：二八转换：以小数点为中心，分别向左向右每3位一组（缺项补零）并代之以等值的八进制数即可。十二转换：将十进制数的整数部分，,第1章 逻辑代数基础,1、数制与码制*2）数制转换：八二

2、转换：将八进制数的每一位用等值的3位二进制数代替即可。十六二转换：将十六进制数的每一位用等值的4位二进制数代替即可。十六十转换：每一位按权展开即可。十十六转换：先转换为二进制，再转换为十六进制数即可。,第1章 逻辑代数基础,1、数制与码制*3）码制：遵循一定的规则编制代码，这些代码用来表示不同的事物。（例如有二进制代码、二十进制代码即BCD码）,第1章 逻辑代数基础,2、补码与反码*原码：将二进制数的最高位作为符号为，正数为0，负数为1，其余各位表示数值。（正数）反码（正数）补码（正数）原码（负数）反码原码的数值位求反，符号位 不变。（负数）补码（负数）反码1,第1章 逻辑代数基础,3、逻辑代

3、数中的三个基本定理 代入定理：任何一个包含变量A的逻辑等式中，若以另外一个逻辑式代入式中所有A的位置，则等式仍成立。反演定理：对于任何一个逻辑式Y，若将其中所有的“”和所有的“”互换，将其中所有的“0”和“1”互换，原变量和反变量互换，则得到的结果就是Y。（注：不属于单个变量上的反号应保留；遵守先括号、然后乘、最后加的运算次序）,第1章 逻辑代数基础,3、逻辑代数中的三个基本定理 对偶定理：对于任何一个逻辑式Y，若将其中所有的“”和所有的“”互换，将其中所有的“0”和“1”互换，则得到的结果就是Y。（注：此定理可用来证明两个逻辑式相等的命题）,第1章 逻辑代数基础,4、逻辑函数的公式法化简*并

4、项法：AB+AB=A；吸收法：A+AB=A；消项法：AB+AC+BC=AB+AC AB+AC+BCD=AB+AC；消因子法：A+AB=A+B；配项法：A+A=A；,第1章 逻辑代数基础,5、卡诺图化简 特点：按循环码的方式排列，几何位置上相邻等价于逻辑上相邻。（上下，左右闭合）方法：将几何位置相邻的2n个最小项合并，消去n个共同的因子。原则：能大则大，能少则少，重复有新，一个不漏。,第1章 逻辑代数基础,6、具有无关项的逻辑函数化简*定义：原则：有用当1，无用当0。,第1章 逻辑代数基础,7、逻辑函数的两种标准形式*最小项之和（标准与或式）：最大项之积（标准或与式）：,第2章 门电路,1、TT

5、L逻辑门电路*悬空等价于接1 接地等价于接0 门与地之间接大电阻等价于接1 门与地之间接小电阻等价于接0,第2章 门电路,2、CMOS逻辑门电路*悬空不允许 接地等价于接0 门与地之间接大电阻等价于接0 门与地之间接小电阻等价于接0,第2章 门电路,3、OC门、三态门、传输门的功能*OC门：可以实现“线与”。三态门：若使能端EN为有效电平，三态门与普通门电路一样；否则输出为高阻态，输入与输出之间相当于断开。传输门：当互补的控制信号均为有效电平时，传输门导通；否则为高阻态，输入与输出之间相当于断开。,第3章 组合逻辑电路,1、组合逻辑电路的分析 组合逻辑电路的分析通常采用代数法，一般按照以下步骤

6、进行：1)根据给定组合逻辑电路的逻辑图，从输入端开始，逐级推导出输出端的逻辑函数表达式；2)由输出函数表达式，列出它的真值表；3)从逻辑函数表达式或真值表，概括出给定组合逻辑电路的逻辑功能。,第3章 组合逻辑电路,2、组合逻辑电路的设计,第3章 组合逻辑电路,3、编码器 编码就是在选定的一系列二进制数码中，赋予每个二进制数码以某一固定含义。能完成编码功能的电路称为编码器。根据编码的概念，编码器的输入端子数M和输出端子数n应该满足关系式：M2n。编码器可分为：普通编码器和优先编码器【能识别输入（请求编码）信号的优先级别，并进行编码的逻辑部件】（74LS148）编码器的扩展*（用两片8线-3线优先

7、编码器扩展成为16线-4线优先编码器）。,第3章 组合逻辑电路,4、译码器 译码是编码的逆过程，将输入的每个二进制代码赋予的含义“翻译”过来，并给出相应的输出信号。具有译码功能的逻辑部件称为译码器。根据译码的概念，译码器的输出端子数N和输入端子数n之间应该满足关系式：N2n。1）二进制译码器：将n种输入的组合译成2n种电路状态。也叫n2n线译码器。(74LS138),第3章 组合逻辑电路,4、译码器 2）4线-10线译码器（二十进制译码器）：将二十进制代码翻译成十进制数字信号的逻辑电路称作二十进制译码器。其译码器的输入是BCD码，输出是与输入BCD码相应的十个高/低电平输出信号。(74LS42

8、)3）显示译码器：其译码器的输入是BCD码，输出是与输入BCD码相应的十进制数显示。,第3章 组合逻辑电路,4、译码器 用译码器设计组合逻辑函数的步骤：1）首先将被实现的函数变成以最小项表示的与或表达式，并将被实现函数的变量接到译码器的输入端。2）当译码器的输出为高电平有效时，选用或门；当输出为低电平有效时，选用与非门。3）将译码器输出与逻辑函数F所具有的最小项相对应的所有输出端连接到一个或门（或者是与非门）的输入端，则或门（或者是与非门）的输出就是被实现的逻辑函数。,第3章 组合逻辑电路,5、数据选择器*选择多个输入通道中的任意一路信号传送到输出端，作为输出信号。（74LS153）特点：在某

9、一时刻，N 个输入端中只允许有个输入信号被选择作为输出信号；输入信号的选择是通过数据选择端（地址端）的二进制代码来进行的。显然，数据选择端子的数目n应该满足N2n的关系。且输出表达式为：,第3章 组合逻辑电路,5、数据选择器*用数据选择器实现组合逻辑函数的方法：1）当Kn时，逻辑函数的最小项数目与MUX数据输入端的数目一致。这样可直接用MUX实现组合逻辑函数。首先，将逻辑函数的输入变量按次序接至MUX的选择变量端，于是逻辑函数的最小项便与MUX的数据输入端一一对应了。如果逻辑函数包含某些最小项，便把与它们对应的MUX数据输入端接1，否则接0。,第3章 组合逻辑电路,5、数据选择器*用数据器实现

10、组合逻辑函数的方法：2）当Kn时，应分离出多余(K-n个)的变量，将其余下（n个）的变量和MUX的选通变量端一一对应连接，而将分离出来的变量按一定的规则接到MUX的数据输入端。3）当Kn时，应将MUX的多余（n-K个)选择端接“1”或“0”，由原来的2n选1MUX变为2K选1MUX使用。,第3章 组合逻辑电路,6、加法器 半加器和全加器的区别 全加器的应用：（74LS283）1）实现可控的加/减法电路；2）实现码制之间的转换；3）实现十进制加法运算电路。,第3章 组合逻辑电路,7、数据比较器 能完成比较两个数字的大小或是否相等的各种逻辑功能电路统称为数值比较器。注：在单独使用或作为最低位片使用

11、时，为了不影响比较结果，低位片级联输入AB、AB应置，A=B置；在数据比较器进行位数扩展的时候可以采用级联扩展以及并联扩展两种方法。,第3章 组合逻辑电路,8、综合,第3章 组合逻辑电路,9、组合逻辑电路中的竞争冒险 一个变量以原、反变量出现在函数F中，该变量是具有竞争条件的变量。如果消去其它变量（令其它变量为0或1），留下具有竞争条件的变量，若出现函数 F=A+A，则产生负尖脉冲的冒险现象，称为“0”型冒险；若函数出现 F=AA，则产生正尖脉冲的冒险现象，称为“1”型冒险。可用接入滤波电容、引入选通脉冲、修改逻辑设计的方法来消除竞争冒险。,第4章 触发器,1、基本RS触发器 各种功能触发器的

12、最基本单元,与非门实现的基本RS触发器的图形符号,或非门实现的基本RS触发器的图形符号,第4章 触发器,1、基本RS触发器 各种功能触发器的最基本单元,与非门实现的基本RS触发器的图形符号,RD为复位端（Reset），SD为置位端（Set）。两个端口均为低电平有效。,第4章 触发器,2、同步RS触发器,Q,Q,S,R,CP,1S,C1,1R,第4章 触发器,3、主从RS触发器 CP=1时，主触发器随R和S的状态翻转，从触发器状态保持不变；（准备阶段）CP下降沿到达时，主触发器状态保持不变，从触发器随Q主和Q主的状态翻转；CP=0时，由于主触发器状态保持不变，所以从触发器的状态也不再改变。,结论

13、：在CP的一个变化周期中，主从触发器输出端的状态只可能改变一次，且只能在CP下降沿到达时刻改变。,第4章 触发器,3、主从RS触发器,第4章 触发器,3、主从RS触发器 1）在CP=1期间输入信号R和S的值没有发生过变化，触发器的状态可以由CP下降沿到达时的输入信号的状态确定（）。2）在CP=1期间输入信号R和S的值发生过变化，必须首先确定主触发器的状态，然后从触发器在CP下降沿到来时按主触发器的状态翻转。,第4章 触发器,4、主从JK触发器*,第4章 触发器,4、主从JK触发器*1）在CP=1期间输入信号J和K的值没有发生过变化，触发器的状态可以由CP下降沿到达时的输入信号的状态确定（）。2

14、）在CP=1期间输入信号J和K的值发生过变化，必须首先确定主触发器的状态（Qn为0时，只有J1能使主触发器翻转且只翻转一次；Qn为1时，只有K1能使主触发器翻转且只翻转一次），然后从触发器在CP下降沿到来时按主触发器的状态翻转。,第4章 触发器,5、D触发器*,Q,Q,D,CP,1D,C1,第4章 触发器,6、T触发器*,第4章 触发器,7、边沿触发器*,边沿触发,电平触发,触发器,注意：同一种逻辑功能的触发器可以用不同 的电路结构实现；同一种电路结构形式可以做成不同逻 辑功能的触发器。,逻辑功能,电路结构,RS触发器、D触发器、JK触发器和T触发器,基本触发器、同步触发器、主从触发器和边沿触

15、发器,第5章 时序逻辑电路,1、时序逻辑电路的分析（同步）,1）根据给定的时序逻辑电路，写出存储电路（如触发器）的驱动方程（输入信号的逻辑表达式）。,2）写出存储电路的状态转移方程，并根据输出电路，写出输出函数表达式。,3）由状态转移方程和输出函数表达式，列出状态转移表，或画出状态转移图。,4）画工作波形图（时序图）。,5）归纳时序逻辑电路的逻辑功能。,第5章 时序逻辑电路,1、时序逻辑电路的分析（异步）异步时序逻辑电路中的各级触发器的时钟脉冲，不一定都是输入脉冲，因此各级触发器的状态转移不是在同一时钟作用下同时发生的。所以，在分析异步时序逻辑电路时，必须注意各级触发器的时钟信号。,第5章 时

16、序逻辑电路,2、时序逻辑电路的设计 1）建立并化简原始状态转换图 2）确定触发器的数目，若原始状态图中有N个状态，则需要n个触发器，且有：3）将原始状态编码，列状态转换表，求状态方程、输出方程 4）触发器选型，求驱动方程 5）画逻辑图 6）检查电路的自启动特性,第5章 时序逻辑电路,3、寄存器,第5章 时序逻辑电路,4、同步十进制计数器*,第5章 时序逻辑电路,5、同步十六进制计数器*,第5章 时序逻辑电路,6、异步二五十进制计数器*,S91,S92,R01,R02,Q0,Q1,Q2,Q3,CP1,CP0,74290,CP,S91,S92,R01,R02,Q0,Q1,Q2,Q3,CP1,CP0

17、,74290,CP,0,0,0,0,0,0,0,0,二进制计数器,五进制计数器,第5章 时序逻辑电路,6、异步二五十进制计数器*,S91,S92,R01,R02,Q0,Q1,Q2,Q3,CP1,CP0,74290,S91,S92,R01,R02,Q0,Q1,Q2,Q3,CP1,CP0,74290,CP,CP,0,0,0,0,0,0,0,0,十进制计数器（5421BCD）,十进制计数器（8421BCD）,第5章 时序逻辑电路,7、任意进制计数器的构成*对于MN的情况，实现原理：在N进制计数器的计数过程中，设法使之跳过N-M个状态，即可实现。1）置零法：将SM状态译码成异步置零信号接至RD端即可；

18、2）置数法：可以在计数器的任何一个状态下进行置数操作，从而使之跳过N-M个状态即可。如果是加法计数器，只需将SM1状态译码成同步置数信号接到LD端，并将置入的数据设为0000。,第5章 时序逻辑电路,7、任意进制计数器的构成*对于MN的情况,1）串/并行进位法：低位计数一周，高位计一数；2）整体置零/置数法：首先将多片N进制计数器接成一个大于M进制的计数器，然后在按照MN的情况处理即可。,第6章 脉冲波形的产生和整形,1、施密特触发器一、有两个稳定的工作状态；二、输入信号电平由低变高的过程中，电路状态转换时对应的输入电平与输入信号电平由高变低的过程中，电路状态转换时对应的输入电平不同；三、电路

19、状态转换时，通过电路内部正反馈过程使得输出电压波形的边沿很陡。,同相输出,反相输出,第6章 脉冲波形的产生和整形,2、单稳态触发器 单稳态触发器具有稳态和暂稳态两个不同的工作状态。在外界触发脉冲作用下，能从稳态翻转为暂稳态，维持一段时间后，电路又能自动地翻转为稳态。暂稳态维持时间的长短取决于电路本身的参数，与外界触发脉冲无关。一、有稳态和暂稳态两个不同的工作状态；二、收到外界触发脉冲，从稳态翻转到暂稳态，并持续一段时间后自动返回稳态；三、暂稳态持续时间只与电路本身参数有关，与触发脉冲无关。,第6章 脉冲波形的产生和整形,2、单稳态触发器（74121）,稳态,暂稳态,第6章 脉冲波形的产生和整形

20、,2、单稳态触发器（74121）,vI,t,O,vO,t,O,tW,tW,A,B,C,D,第6章 脉冲波形的产生和整形,3、多谐振荡器 多谐振荡器是一种自激振荡器，在接通电源后，不需要外加触发信号，能自动地产生矩形脉冲，由于矩形脉冲中含有丰富的高次谐波，故习惯称为多谐振荡器。它是常用的矩形脉冲产生电路。,注：大于等于3的奇数个反相器首尾相连接成环形振荡器，且振荡周期为：注：石英晶体多谐振荡器的振荡频率取决于石英晶体的固有谐振频率，而与外界电阻电容无关。,第6章 脉冲波形的产生和整形,4、555定时器应用*,4,8,7,6,2,1,5,3,VCC,555,0.01F,VI,实现施密特触发器的特点

21、：两个输入端（2和6）连在一起作为输入，且与地之间没有电容元件。,正向阈值电压：,反向阈值电压：,回差：,第6章 脉冲波形的产生和整形,4、555定时器应用*,实现单稳态触发器的特点：2端作为输入；7与R组成的反相器输出和6连在一起，且对地接电容。,4,8,7,6,2,1,5,3,VCC,VO,R,C,555,VI,0.01F,TD,VO端输出的脉冲脉宽为：,第6章 脉冲波形的产生和整形,4、555定时器应用*,实现多谐振荡器的特点：2和6接在一起，且没外部输入；7与R1组成的反相器输出经R2C积分电路与2和6接在一起。,VO端输出的脉冲周期为：,4,8,7,6,2,1,5,3,VCC,VO,

22、R1,C,555,R2,0.01F,TD,占空比为：,第7章 半导体存储器,1、半导体存储器的基本概念 概念：把成千上万个存储单元按一定规则组合起来，并辅以必要的控制电路，形成一个存储阵列，这就是半导体存储器。,第7章 半导体存储器,2、存储器的容量*,字：若干个二进制存储单元构成一个字；字长：一个字所包含二进制数的位数称为字长。存储容量等于字数乘以字长,第7章 半导体存储器,3、存储器的容量的扩展*位扩展：每一片存储器中的字数够用而每个字的位数不够用；字扩展：每一片存储器的数据位数够用而字数不够用；位和字同时扩展：每一片存储器中的字数以及每个字的位数都不够用。,第7章 半导体存储器,3、存储

23、器的容量的扩展*位扩展的方法：1）把多片位数相同的RAM芯片地址线共用 2）读/写控制端，片选端共用 3）每个RAM片的I/O端并行输出,所需RAM的片数为：,第7章 半导体存储器,3、存储器的容量的扩展*字扩展的方法：1）把原地址线共用，I/O端共用 2）读/写控制端共用 3）根据需要增加适当的地址线控制片选端,所需RAM的片数为：,第7章 半导体存储器,3、存储器的容量的扩展*位和字扩展的方法：1）先进行位扩展 2）再进行字扩展,所需RAM的片数为：,第7章 半导体存储器,4、用存储器实现组合逻辑函数*方法：1）将与阵列地址端A0An当作逻辑函数的输入变量，则可在地址译码器输出端（即字线）

24、上产生全部最小项；2）或阵列的输出（位线）是将与之相连字线上的信息相或以后作为输出的，因此在数据输出端可获得有关最小项相或的表达式。结论：ROM有几个数据输出端，即可获得几个逻辑函数的输出。,第8章 可编程逻辑器件,1、可编程逻辑器件结构分类与区别,第9章 数模和模数转换,1、D/A转换器,1、权电阻网络型：权值越高，与之电阻阻值越小,2、倒T形电阻网络型,3、权电流型,4、具有双极性输出型,第9章 数模和模数转换,2、D/A转换器的技术指标*转换精度通常用分辨率和转换误差来描述。,该值越小，分辨率越高。一般用DAC的位数来衡量分辨率的高低，位数越多，分辨能力就越高。,转换误差是指实际输出的模

25、拟电压与理想值之间的最大偏差。通常用这个偏差与FSR之比的百分数或若干个LSB表示，它是种误差的综合指标。,第9章 数模和模数转换,2、D/A转换器的技术指标*,转换误差是指实际输出的模拟电压与理想值之间的最大偏差。通常用这个偏差与FSR之比的百分数或若干个LSB表示，它是种误差的综合指标。(1)非线性误差；(2)漂移误差（平移误差）；(3)增益误差（比例系数误差）,转换速度由建立时间决定。从输入由全0突变为全1开始，到输出电压稳定在FSR(1/2)LSB(或FSRx%FSR)范围内为止，这段时间称为建立时间。,第9章 数模和模数转换,3、A/D转换器,直接型,并联比较型,间接型,反馈比较型,电压时间变换型（双积分型）,电压频率变换型,计数型,逐次渐近型,第9章 数模和模数转换,4、A/D转换器的技术指标*,