《数字电路时序电路习题课.ppt》由会员分享，可在线阅读，更多相关《数字电路时序电路习题课.ppt（21页珍藏版）》请在三一办公上搜索。
1、一、分析下图所示由双向移位寄存器74HC194构成的分频器的 分频系数。要求列出状态表，画出时序图。,题意分析:,S1S0=01 工作于右移位操作方式,习题课,启动信号，使初始状态为0000,解:,按右移位操作方式列出电路状态表、时序图。,电路是7分频器,分频系数是7。,0,状态表,0 0 0 0,1,1,1 0 0 0,1,2,1 1 0 0,1,3,1 1 1 0,1,4,1 1 1 1,0,5,0 1 1 1,0,6,0 0 1 1,0,7,0 0 0 1,1,二、分析图示电路。求电路的状态表及电路的输出序列码。,题意分析：,Q2Q1Q0 CBA；Y DSR,本电路为一级移位型序列码产生
2、器。,移位寄存器74HC194 S1S0=01 右移位,LQ3,状态表,0 0 0 0,1,0 0 0 1,0,0 0 1 0,1,0 1 0 1,1,1 0 1 1,1,0 1 1 1,0,1 1 1 0,1,1 1 0 1,0,1 0 1 0,0,0 1 0 0,0,1 0 0 0,1,0 0 0 1,0,解：,根据电路中各单元的工作方式及相互关系，列出状态表。,输出序列码：L0001011101,四、1）画出A、VO波形图 2）写出A点波形的参数表达式（周期，高、低电平持续时间）,多谐振荡器+T触发器,五、用NE555构成占空比为12的多谐振荡器，振荡频率 f=150kHz。用74LS1
3、60产生频率为1.2kHz的方波输出。(74LS160是同步十进制计数器，异步清零、同步置数),题意分析:,(1)用NE555设计占空比为12的多谐振荡器 选用占空比可调的电路。,(2)用74LS160设计计数分频器，分频比为1125。可用多种 方案，只要电路合理、可靠即可。,解:,(1)用NE555设计多谐振荡器,选 C1000PF，调节 RA RB 4.75k,振荡频率,占空比,(2)用74LS160设计计数分频器，分频比为1125。,用3片74LS160，采用并行进位方式，构成一模为103的计数器。当计数值为124时产生置数信号，同时加至3片的PE端，待下一个CP信号输入时，将计数器置0
4、。,题意分析：,当 Q0时，CP信号经G3、G4由 vO2 输出；当 Q1时，CP信号经G1、G2由 vO1输出。,边沿JK触发器接成模2计数器，其输出的两个状态作为选通信 号，控制时钟CP输出。,从而构成两相时钟输出。,七、1、分析图1为几进制计数器,2、若用整体反馈清0法实现同样功能，试在图2中完成逻辑示意图,511=55,若用整体反馈清0法（利用74HCT390）实现55进制,八、试分析图示电路的逻辑功能。要求列出状态表，求出电路 的输出序列码，说明电路中JK触发器的作用。,改变74HC151D0D7的数据可得不同的输出序列码。,题意分析：,本电路为一级计数型序列码发生器。,74HCT1
5、61构成模8计数器。,74HC151为组合输出电路。,JK触发器7472为输出缓冲器。,解：,根据电路中各器件的功能，列出电路的状态表。,状态表,0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1,1 00 11 01 10 10 01 00 1,1 0 0 0,电路的输出序列：Y10110010。Z=01011001,JK触发器的功能是起输出缓冲作用，防止组合输出 电路可能产生的冒险现象。,九、给定3线8线译码器74HC138，4位二进制同步加法计数器 74HCT161及与非门。要求组成12节拍顺序脉冲发生器。,题意分析:,顺序脉
6、冲是一组在时间上有先有后的脉冲信号。,通常由计数器和译码器组成。,给定的计数器74LS161完成一次计数循环需要16个节拍，可满足题意要求；,解:,用反馈置数法将74LS161接成模12计数器。,用两片74LS138扩展为4线16线译码器。,以计数器的状态输出译码器的代码输入。,但译码器74LS138仅有8个输出端，因此需用两片将功能扩展为4线16线译码器。,电路图,时序图,1 2 3 4 5 6 7 8 9 10 11 12,十一、图1是用两个555定时器接成的延时报警器。t=0以前开关S一直闭合。t=0时刻开关断开。开关断开后，经过一定的延时时间，扬声器开始发出声音。求：（1）555（1）、555（2）各接成什么单元电路？（2）在图2中画出t=0时刻后VC1、VO1、VRD2、VO2 的波形图（3）写出延时时间的表达式（不用计算结果）（4）写出扬声器发出声音频率的表达式（不用计算结果）,T延时,扬声器发出声音频率,
