《电子工艺技术综合技能教程.ppt》由会员分享，可在线阅读，更多相关《电子工艺技术综合技能教程.ppt（76页珍藏版）》请在三一办公上搜索。
1、书名：电子工艺技术综合技能教程ISBN：978-7-111-31202-4作者：武昌俊出版社：机械工业出版社本书配有电子课件,电子工艺技术综合技能教材,项目二 数字时钟设计与制作,2.1项目教学目的2.2数字时钟电路原理2.3数字时钟的制作实训2.4项目评价,2.1项目教学目的,一、教学目标二、项目任务及要求,一、教学目标,表格,二、项目任务及要求,任务1：数字时钟电路的原理图识读与设计1)掌握数字时钟电路的设计方法。2)学会分析数字时钟的工作原理。3)学习数字电路中脉冲信号的产生、计数分频、译码显示等单元电路的综合应用。4)熟悉各单元电路的作用和工作原理。5)熟悉各元器件的作用。,二、项目任
2、务及要求,任务2：数字时钟的制作实训1)元器件的辨认与清点。2)熟练检测所有的集成电路好坏，掌握元器件检查的方法。3)熟悉面包板的结构和使用方法。4)数字时钟的装配中，要求掌握：译码显示、计数、校验、信号产生、分频电路和校验电路的装配与调试。数字时钟整体和准确度的测试。数字时钟的维修方法。)答辩与撰写实训报告。,2.2数字时钟电路原理,模块1 数字基本逻辑器件的应用一、集成逻辑门的基本应用二、集成触发器及其基本应用三、555集成电路定时器及其基本应用模块2 数字时钟电路设计一、数字时钟的功能要求二、总体组成框图三、数字时钟原理,要求：1)掌握集成逻辑门的基本应用。2)掌握集成触发器及其基本应用
3、。3)掌握集成电路定时器555及其基本应用。,模块1 数字基本逻辑器件的应用,一、集成逻辑门的基本应用,1.TTL门电路的使用规则(1)电源电压CC只允许在5V(10%)的范围内，超过该范围可能会损坏器件或使逻辑功能混乱。(2)电源滤波TTL器件的高速切换将产生电流跳变，其幅度为45mA，该电流在公共线上的电压降会引起噪声干扰，因此要尽量缩短地线以减小干扰。(3)输出端的连接不允许直接接5V或接地。(4)输入端的连接输入端可以串入1个110k电阻或直接接电源电压CC来获得高电平输入，直接接地为低电平输入。2.CMOS门电路的使用规则1)电源电压：电源电压不能接反，规定+DD接电源正极，+SS接
4、电源负极(通常接地)。,一、集成逻辑门的基本应用,2)输出端的连接：输出端不允许直接接+DD或地，除三态输出器件外，不允许两个器件的输出端连接使用。3)输入端的连接：输入端的信号电压应满足SSDD，若超出该范围，则会损坏器件内部的保护二极管或绝缘栅极，此时可在输入端串接一只限流电阻(10100k)。4)测试CMOS电路时，应先加电源电压+DD，后加输入信号；关机时应先切断输入信号，后断开电源电压+DD；所有测试仪器的外壳必须良好接地。5)CMOS电路具有很高的输入阻抗，易受外界干扰、冲击和静电击穿，存放和焊接时均应有防静电措施，即存放在导电容器内；焊接时应切断电源+DD；电烙铁外壳必须良好接地
5、，必要时可以拔下烙铁电源，利用余热进行焊接。,一、集成逻辑门的基本应用,3.集成逻辑门的应用举例,图2-1门电路构成的时钟源及波形,(1)门电路构成的时钟源利用反相器或与非门可以构成脉冲时钟,一、集成逻辑门的基本应用,源，如图2-1所示。,图2-2脉冲调制器与解调器,一、集成逻辑门的基本应用,(2)脉冲调制器与解调器由与非门构成的低频脉冲调制器如图2-2a所示。(3)门电路构成的触发器门电路可以构成RS触发器、单稳态触发器、施密特触发器等，其电路如图2-3所示。,图2-3门电路构成的触发器,(4)集电极开路与非(OC)门和三态(TS)门的应用集电极开路与非(OC)门和三态(TS)输出门都具有“
6、线与”的功能，即它们的输出端可以直接相连。,一、集成逻辑门的基本应用,图2-4OC门的内部结构,一、集成逻辑门的基本应用,图2-5n个OC门“线与”驱动m个与非门,4.数字电路的调试技术,一、集成逻辑门的基本应用,图2-6一级OC门代替三级“与非门”,一、集成逻辑门的基本应用,图2-7三态门用于数据传输,(1)集成逻辑门与组合逻辑电路测试对集成逻辑门与组合逻辑电,一、集成逻辑门的基本应用,路可以采用静态测试和动态测试的方法分别进行测试。,图2-8门电路静态测试连线图,一、集成逻辑门的基本应用,图2-9门电路动态测试连线图,(2)时序逻辑电路测试,一、集成逻辑门的基本应用,图2-10时序逻辑电路
7、的静态测试连线示意图,1)时序逻辑电路的静态测试。,一、集成逻辑门的基本应用,2)时序逻辑电路的动态测试。,图2-12时序逻辑电路的动态测试连线示意图,一、集成逻辑门的基本应用,图2-11十六进制递增计数器波形图,二、集成触发器及其基本应用,1.集成触发器的触发方式与选用规则(1)触发方式常见集成触发器有D触发器和JK触发器。,图2-13三种触发方式,(2)选用规则1)通常根据数字系统的时序配合关系选用触发器，一般在同一系统中选择具有相同触发方式的同类型触发器。,二、集成触发器及其基本应用,2)在对工作速度要求较高的情况下，采用边沿型触发方式的触发器较好。3)触发器在使用前必须经过全面测试才能
8、保证可靠性。4)触发器翻转时的动态功耗远大于静态功耗，为此系统应尽量避免同一封装内的触发器同时翻转。5)CMOS与TTL集成触发器触发方式基本相同，但使用时不宜将这两种器件混合使用，因CMOS触发器内部电路结构及对触发时钟脉冲的要求与TTL有较大差别。2.D触发器的基本应用,二、集成触发器及其基本应用,表2-174LS74逻辑功能表,二、集成触发器及其基本应用,图2-14同步单脉冲产生电路,3.JK触发器的基本应用,二、集成触发器及其基本应用,表2-274LS107逻辑功能表,表2-374LS76逻辑功能表,(1)“1”检出电路当需要检查数字系统在规定的时间间隔内是否出现过“1”状态时，采用7
9、4LS107主从型JK触发器十分简便，,二、集成触发器及其基本应用,其电路与波形如图2-15所示。,图2-15“1”检出电路及其波形,(2)八度音产生器,二、集成触发器及其基本应用,图2-16八度音产生器,4.单稳态触发器的基本应用,二、集成触发器及其基本应用,表2-474LS121逻辑功能表,二、集成触发器及其基本应用,图2-17非重触发单稳态触发器输入、输出波形,二、集成触发器及其基本应用,表2-574LS123逻辑功能表,图2-18可重触发单稳态触发器输入、输出波形,二、集成触发器及其基本应用,(1)精密延时电路图2-19a所示为用非重触发单稳态触发器(74LS121)组成的单稳态延时电
10、路。,图2-19非重触发单稳态触发器构成的延时电路,二、集成触发器及其基本应用,图2-20占空比可调的脉冲发生器,(2)占空比可调的脉冲发生器利用两个单稳态触发器的串接与反馈可构成占空比可调的脉冲发生器，如图2-20所示。,三、555集成电路定时器及其基本应用,1.555的内部结构及性能特点2.由555定时器组成的基本电路及其应用,1.555的内部结构及性能特点,图2-21555定时器内部原理框图,1.555的内部结构及性能特点,表2-6555集成电路定时器的功能表,2.由555定时器组成的基本电路及其应用,(1)单稳态触发器及其应用由555定时器组成的单稳态触发器如图2-22a所示。1)触摸
11、开关电路。,图2-22由555定时器组成的单稳态触发器,2.由555定时器组成的基本电路及其应用,图2-23触摸开关电路,2.由555定时器组成的基本电路及其应用,图2-24由556定时器组成的两级定时器电路,2)两级定时器。,2.由555定时器组成的基本电路及其应用,图2-25555组成的多谐振荡器,(2)多谐振荡器及其应用由555定时器组成的多谐振荡器如图所示,2.由555定时器组成的基本电路及其应用,。1)时钟脉冲发生器。,图2-26时钟脉冲发生器,2)通断检测器。3)手控蜂鸣器。,2.由555定时器组成的基本电路及其应用,图2-27通断检测器,2.由555定时器组成的基本电路及其应用,
12、图2-28手控蜂鸣器,2.由555定时器组成的基本电路及其应用,图2-29555组成的施密特触发器,(3)施密特触发器及其应用将555定时器的域值输入端6和触发输入端2相接，即构成施密特触发器，如图2-29a所示。,2.由555定时器组成的基本电路及其应用,图2-30逻辑电平测试电路,2.由555定时器组成的基本电路及其应用,1)熟悉数字时钟的功能要求和总体组成框图。2)读懂数字时钟的原理电路。,要求：1)熟悉数字时钟的功能要求和总体组成框图。2)读懂数字时钟的原理电路。,模块2 数字时钟电路设计,一、数字时钟的功能要求,1)准确计时，以数字形式显示时、分、秒的时间。2)小时的计时要求为“12
13、翻1”，分和秒的计时要求为60进位。3)校正时间。,二、总体组成框图,图2-31数字时钟电路系统组成框图,三、数字时钟原理,1.时钟信号产生电路2.分频电路,三、数字时钟原理,图2-33CD4040逻辑状态图,三、数字时钟原理,表2-7功能表,3.计数电路,三、数字时钟原理,图2-3474LS90内部逻辑电路,三、数字时钟原理,表2-88421BCD码十进制计数器计数时序,三、数字时钟原理,表2-95421码十进制计数器计数时序,三、数字时钟原理,表2-1074LS90功能表,图2-35用两片74LS90构成的8421BCD码100进制计数器,三、数字时钟原理,表2-1174LS90功能表,1
14、)计数脉冲从CP输入，Q0作为输出端，为二进制计数器。2)计数脉冲从CPB输入，Q3Q2Q1作为输出端，为异步五进制加法计数器。3)若将CPB和Q0相连，计数脉冲由CPA输入，Q3Q2Q1Q0作为输出端，则构成异步8421码十进制加法计数器。,三、数字时钟原理,4)若将CPA与Q3相连，计数脉冲CPB输入，Q0Q3Q2Q1 作为输出端，则构成异步5421码十进制加法计数器。5)清零、置9功能。异步清零：当R0（）、R0（）均为“1”，9（）、9（）中有“0”时，实现异步清零功能。置9功能：当9（）、9（）均为“1”，R0（）、R0（）中有“0时”，实现置9功能。4.译码显示电路(1)数码显示器
15、目前常用的数码显示器有发光二极管(LED)显示器、液晶显示器(LCD)等。,三、数字时钟原理,图2-36LED数码显示器,(2)译码驱动电路译码驱动电路由IC12IC17构成。,三、数字时钟原理,图2-3774LS247引脚排列图,5.校验电路,三、数字时钟原理,图2-3874LS153引脚排列,三、数字时钟原理,表2-1274LS153功能表,三、数字时钟原理,表2-1374LS153的校验功能,1)当使能端()时，多路开关被禁止，无输出，Q0。2)当使能端()0时，多路开关正常工作，根据地址码A1、A0的状态，将相应的数据D0D3送到输出端Q。,2.3数字时钟的制作实训,一、数字时钟制作与
16、调试二、数字钟的检测修理方法三、编写实训报告,工具设备、器材及实训器件1)电子综合实训台(应有逻辑开关、电平显示、脉冲源、频率计、五功能逻辑笔等)。2)双踪示波器。3)实训元器件(见表2-14所示的材料清单)。,要求：1)掌握数字时钟制作工艺与调试方法。2)掌握数字时钟的检测修理方法。,一、数字时钟制作与调试,(一)数字时钟制作工艺过程1)按材料清单辨识数字时钟的所有元器件，材料清单见表2-14。,表2-14数字时钟材料清单,2)检测各集成电路的好坏。,一、数字时钟制作与调试,图2-39数字时钟面包板制作图,3)数字时钟的装配。,一、数字时钟制作与调试,(二)数字时钟电路的测试1.译码显示电路
17、的测试1)用74LS247的3脚试灯端测试数码管的好坏。2)将74LS247的D、C、B、A四位代码端分别接00001001这10个代码，看显示器能否显示09这10个数字，测试译码器及接线的好坏。2.计数电路的测试1)输入端接1Hz连续脉冲源，检查秒、分、时能不能分别实现六十进制、六十进制、二十四进制计数。2)检查秒是否能够向分自动进位，分是否能向小时自动进位。3.校验电路的测试4.信号产生电路的测试,一、数字时钟制作与调试,5.分频电路的测试1)用频率计测试左侧CD4040的输出端Q12，看能否产生8Hz的脉冲。2)用频率计测试右侧CD4040的输出端Q3看能否产生1Hz的脉冲。6.数字时钟
18、的整体测试7.数字时钟准确度的测试,二、数字钟的检测修理方法,1)通电后若所有显示器均不亮，应检查电源是否正常，主要是数码管共阳极端电源，每块集成电路是否得电。2)译码显示部分不能正常工作。3)计数器不能正常工作。4)校验电路不能正常工作。5)信号产生及分频电路不能正常工作。6)如果整个电路都连接完毕后发现电路不能正常工作，则按信号的顺序逐步检查各级，确定错误到底处于哪一级，然后再按上面方法排除。7)如果时钟太快，检查电容是否接错；各与非门的“不用端”是否接+5V电源，因为悬空将使干扰过大，导致时钟飞快；有没有导线裸露在外面太长带来干扰等。,三、编写实训报告,1)班级、姓名、学号、同组人(两人一组)、地点和时间。2)实训名称、目的和要求。3)设备、仪器、材料和工具。4)实训单元电路原理分析。5)方法及步骤。6)数据记录及处理、结果分析。7)心得体会。,2.4项目评价,表格,2.4项目评价,表格,
