计算机组成原理课程复习.ppt

《计算机组成原理课程复习.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理课程复习.ppt（61页珍藏版）》请在三一办公上搜索。

1、计算机组成原理课程1-4,第一章 计算机系统概念,难点本章概念、名词较多学生在此章基础上，在深入学习以下各章后，逐步加深对本章的各种名词、概念及整机工作原理的理解。严格讲本章没太多难点初学者一时不能很快理解掌握,重点与难点,第一章 计算机系统概念,重点当今世界计算机的主流还是以冯诺依曼结构的计算机为代表重点要掌握以指令流和数据流为主线的计算机工作原理真正认识到计算机内部工作过程是逐条取指令、分析指令、执行指令的过程,重点与难点,知识点,计算机系统概论计算机软、硬件概念；计算机系统的层次结构；计算机基本组成主要技术指标机器字长、存储容量、运算速度计算机的产生、发展及在各个不同领域的应用。,以存储

2、器为中心的计算机结构框图,计算机的硬件框图,第二章 计算机的发展和应用,重点了解计算机的发展史及它的应用领域目的在于激发学生学习本课程的积极性,重点与难点,第三章 系统总线,重点掌握系统总线在计算机硬件结构中的地位和作用多总线结构为克服总线瓶颈问题而采用的总线进行判优和通讯控制解决众多部件争用总线。,重点与难点,第三章 系统总线,难点总线的通讯控制。,重点与难点,知识点,系统总线总线概念从分散连接到总线连接总线分类按连接部件的不同片内总线系统总线数据总线、地址总线、控制总线总线特性各个部件能够连接到总线上，需规定以下特性机械特性、电气特性、功能特性、时间特性总线结构单总线、多总线总线控制总线判

3、优链式查询、计算器定时查询、独立请求方式通信控制同步、异步,第四章 存储器,重点掌握存贮器的基本功能及各类存储器读写信息的原理特别要注意半导体存储器的外特性和工作原理半导体与CPU的连接方式这样可更加强对整机概念的理解。必须了解高速缓冲存储器(Cache)、主存和外存的组成，以及他们在存储器的层次结构中各自所起的作用,重点与难点,第四章 存储器,难点学习时必须从本质上去认识各种存储芯片由于不同的其基本单元电路是不同的设计存储芯片与CPU连接电路关键在于存储芯片选片逻辑的确定学生必须将以前学过的电路知识综合应用，合理选用各种芯片，准确画出存储器与CPU的连接电路图。,重点与难点,知识点,存储器存

4、储器分类按存取方式：ROM、RAM存储器的层次结构缓存主存、主存辅存主存存储原理静态RAM、动态RAM、ROM存储器与CPU的连接高速缓冲存储器(Cache)辅助存储器,1计算机使用总线结构便于增减外设，同时_。A减少了信息传输量 B提高了信息的传输速度 C减少了信息传输线的条数 D.加重了CPU的工作量答案：C2总线中地址线的作用是_。A.只用于选择存储器单元 B.由设备向主机提供地址 C用于选择指定存储器单元和I/O设备接口电路的地址答案：C3.在三种集中式总线控制中，_方式响应时间最快。A链式查询 B计数器定时查询 C独立请求答案：C,第三章 系统总线,4在三种集中式总线控制中独立请求方

5、式响应时间最快，是以_代价的。A增加仲裁器的开销 B增加控制线数 C增加仲裁器的开销和增加控制线数 D.增加总线占用时间答案：B 6.三种集中式总线控制中，_方式对电路故障最敏感 A.链式查询 B计数器定时查询 C独立请求答案：A 7在计数器定时查询方式下，若每次计数从上一次计数的终止点开始，则_。A设备号小的优先级高 B每个设备使用总线的机会相等 C设备号大的优先级高答案：B,8在计数器定时查询方式下，若计数从0开始，则_。A设备号小的优先级高 B每个设备使用总线的机会相等 C设备号大的优先级高答案：A9在独立请求方式下，若有N个设备，则_。A有一个总线请求信号和一个总线响应信号 B有N个总

6、线请求信号和N个总线响应信号 C有一个总线请求信号和N个总线响应信号答案：B10在链式查询方式下，若有N个设备，则 A有N条总线请求线 B无法确定有几条总线请求线 C只有一条总线请求线答案：C,11总线通信中的同步控制是_。A只适合于CPU控制的方式 B由统一时序控制的方式 C只适合于外围设备控制的方式 D.所有指令执行时间都相同的方式答案：B12总线的异步通信方式_。A不采用时钟信号，只采用握手信号 B既采用时钟信号，又采用握手信号 C既不采用时钟信号，又不采用握手信号答案：A13.信息只用一条传输线，且采用脉冲传输的方式称为_。A.串行传输 B.并行传输 C.并串行传输 D.分时传输答案：

7、A14.信息可以在两个方向上同时传输的总线属于_。A.单工总线 B.半双工总线 C.全双工总线 D.单向总线答案：C,15.异步串行通信的主要特点是_。A.通信双方不需要同步 B.传送的每个字符是独立发送的 C.字符之间的间隔时间应相同 D.传送的数据中不含控制信息答案：B16.在_计算机系统中，外设可以和主存储器单元统一编址。A.单总线 B.双总线 C.三总线 D.以上三种都可以答案：A17.在采用_对设备编址时，不需要专门的I/O指令组。A.统一编址法 B.单独编址法 C.两者都是 D.两者都不是答案：A18.在微型机系统中，外围设备通过_与主板的系统总线相连接。A.适配器 B.设备控制器

8、 C.计数器 D.寄存器答案：A,3.1 假设总线的时钟频率为8MHz，一个总线周期等于一个时钟周期。若在一个总线传输周期可并行传送16位的数据，求该总线的带宽。,解：数据传输率（总线带宽）：每秒传输的最大字节数（MBps）1个总线周期=1个时钟周期=1/8=0.125 s 1个总线周期 传送 16位=2B（字节）故总线出输率为：2B*（1/0.125 s）=16 MBps 或求：2B*8=16 MBps,3.2 在一个32位的总线系统中，总线时钟频率为66MHz，假设总线最短传输周期为4个时钟周期，试计算总线的最大数据传输率。若想提高传输率，可采取什么措施？,解：数据传输率（总线带宽）：每秒

9、传输的最大字节数（MBps）1个总线周期=4个时钟周期=4*1/66=0.06 s 1个总线周期 传送 32位=4B（字节）故总线出输率为：4B*（1/0.06 s）=66 MBps 或求：4B*（66MHz/4）=66MBps 提高数据传输率措施：(1)提高数据线宽度(2)提高总线时钟频率(3)缩短总线传输周期,3.3 在异步串行传输系统中，字符格式为：1个起始位、8个数据位、1个校验位，2个终止位。若要求每秒传输120个数据帧，计算数据传送的波特率和比特率。,解：波特率（数据传输速率）单位时间内传送的二进制数据 的位数 bps（1+8+1+2）120=1440 bps,比特率：单位时间内传

10、送的二进制有效数据位数 bps 1440*(8/12)=960 bps,第四章 存储器,1一个16K32位的存储器，其地址线和数据线的总和是 A 48 B46 C36答案：B2一个512KB的存储器，其地址线和数据线的总和是 A 17 B 19 C27答案：C3某计算机字长是16位，它的存储容量是64KB，按字编址，它的寻址范围是_。A64K B32KB C.32K答案：C4某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_。A 128K B64K C.64KB答案：B,12若主存每个存储单元为16位，则 A其地址线为16根 B其地址线数与16无关 C其地址线数与16有

11、关答案：B29一个四体并行低位交叉存储器，每个模块的容量是64K 32位，存取周期为200 ns，在下述说法中_是正确的。A在200 ns内，存储器能向CPU提供256位二进制信息 B在200 ns内，存储器能向CPU提供128位二进制信息 C.在50 ns内，每个模块能向CPU提供32位二进制信息答案：B28 交叉编址的存储器实质是一种_存储器，它能_执行_独立的读写操作。A.模块式，并行，多个 B模块式，串行，多个 C.整体式，并行，一个答案：A,5下列说法中正确的是_。ACache与主存统一编址，Cache的地址空间是主存地址空 间的一部分 B主存储器只由易失性的随机读写存储器构成 C.

12、单体多字存储器主要解决访存速度的问题 答案：C6Cache的地址映像中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作_。A直接映像 B全相联映像 c组相联映像 答案：B7下列器件中存取速度最快的是_。ACache B主存 c寄存器 答案：C8.如果一个高速缓存系统中，主存容量为12MB，Cache容量为400KB，则该存储系统总容量为:A.12MB+400KB B.12MB C.400KB D.12MB-400KB答案：B,4.1一个容量为16K32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？1K4位，2K8位，4K4位，16K1位，

13、4K8位，8K8位,解：地址线和数据线的总和=14+32=46根；需要的片数为：1K4：16K32/1K4=168=128片 2K8：16K32/2K8=84=32片 4K4：16K32/4K4=48=32片 16K1：16K32/16K1=32片 4K8：16K32/4K8=44=16片 8K8：16K32/8K8=24=8片,4.2一个1K 4位的动态RAM芯片，若其内部结构排列成64 64形式，已知存取周期为 0.1s，(1)若采用分散刷新和集中刷新相结合的方式，刷新信号周期应该取多少?(2)若采用集中刷新，则对该存储芯片刷新一遍需多少时间?死时间率是多少？,解：(1)分散式和集中式相结

14、合的方式即为异步式，刷新信号的时间间隔为：2ms64=31.25 s，故取刷新信号周期为31.25s(2)刷新周期为2ms，故刷新周期内有 2ms/0.1 s=4000 个读写周期，其中有64个读写周期用来刷新，故将存储器刷新一遍用时为：64*0.1 s=6.4 s 死时间率为：6.4 s/2ms=0.32%,4.3 某8位微型机地址码为18位，若使用4K4位的RAM芯片组成模块板结构的存储器，试问：（1）该机所允许的最大主存空间是多少？（2）若每个模块板为32K8位，共需几个模块板？（3）每个模块板内共有几片RAM芯片？（4）共有多少片RAM？（5）CPU如何选择各模块板？,解：（1）218

15、=256K，则该机所允许的最大主存空间是256K8位（或256KB）；（2）模块板总数=256K8/32K8=8块；（3）板内片数=32K8位/4K4位=82=16片；（4）总片数=16片8=128片；（5）最高三位通过3：8译码器选模块板 次高三位通过3：8译码器选模块板内芯片组 剩余地址线接芯片地址引脚。或反过来，最低三位选模块板（多模块交叉存储器）,4.4设CPU共有16根地址线，8根数据线，并用MREQ（低电平有效）作访存控制信号，R/W作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：ROM（2K8位，4K4位，8K8位），RAM（1K4位，2K8位，4K8位），及7413

16、8译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求如下：（1）最小4K地址为系统程序区，409616383地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。,解：（1）地址空间分配图：（2）选片：ROM：4K4位：2片；RAM：4K8位：3片；（3）CPU和存储器连接逻辑图及片选逻辑：,(1)地址空间分配图,A15 A11 A7 A3 A0 0 0 0 0，0 0 0 0，0 0 0 0，0 0 0 0 0 0 0 0，1 1 1 1，1 1 1 1，1 1 1 1 0 0 0 1，0 0 0 0，0 0 0 0，

17、0 0 0 0 0 0 0 1，1 1 1 1，1 1 1 1，1 1 1 1 0 0 1 0，0 0 0 0，0 0 0 0，0 0 0 0 0 0 1 0，1 1 1 1，1 1 1 1，1 1 1 1 0 0 1 1，0 0 0 0，0 0 0 0，0 0 0 0 0 0 1 1，1 1 1 1，1 1 1 1，1 1 1 1,4KROM*2 0FFFH,4KRAM 10001FFFH,4KRAM 20002FFFH,4KRAM 30003FFFH,(2)选芯片方法：最好选用容量一样的存储器芯片（组）。这样容易画图。本题可以选用2片4K*4ROM 芯片组成4K*8ROM，3片4K*8RA

18、M（建议使用）也可选用2片2K*8ROM 芯片组成4K*8ROM,3片4K*8RAM 还可选用2片2K*8ROM，6片2K*8RAM,（3）CPU和存储器连接逻辑图及片选逻辑：,例4.5设CPU共有16根地址线，8根数据线，并用MREQ作为访存控制信号(低电平有效)，WR作为读写控制信号(高电平为读，低电平为写)。现有芯片及各种门电路(门电路自定)，如图所示。画出CPU与存储器的连接图，要求：(1)存储芯片地址空间分配为：02047为系统程序区；20488191为用户程序区。(2)指出选用的存储芯片类型及数量。(3)详细画出片选逻辑。,解：(1)确定主存地址分配：02047D=0 7FF H

19、20488191D=800 1FFFH A15 A11 A7 A3 A0 0 0 0 0，0 0 0 0，0 0 0 0，0 0 0 0 0 0 0 0，0 1 1 1，1 1 1 1，1 1 1 1 0 0 0 0，1 0 0 0，0 0 0 0，0 0 0 0 0 0 0 1，1 1 1 1，1 1 1 1，1 1 1 1(2)选片：1片 2K8位 ROM 3片 2K8位 RAM(3)片选及地址分配：ROM，RAM片内地址 A10 A0 片选地址：A15 A11 分别接到3-8译码器的各端，其中 A15 A14 恒为0。,ROM 2K*8,RAM 6K*8,(1)确定主存地址分配：0204

20、7D=0 7FF H 20488191D=800 1FFFH A15 A11 A7 A3 A0 0 0 0 0，0 0 0 0，0 0 0 0，0 0 0 0 0 0 0 0，0 1 1 1，1 1 1 1，1 1 1 1 0 0 0 0，1 0 0 0，0 0 0 0，0 0 0 0 0 0 0 0，1 1 1 1，1 1 1 1，1 1 1 1 0 0 0 1，0 0 0 0，0 0 0 0，0 0 0 0 0 0 0 1，0 1 1 1，1 1 1 1，1 1 1 1 0 0 0 1，1 0 0 0，0 0 0 0，0 0 0 0 0 0 0 1，1 1 1 1，1 1 1 1，1 1

21、1 1,2KROM 07FFH,2KRAM 800FFFH,2KRAM 100017FFH,2KRAM 18001FFFH,解：(1)Cache地址格式 Cache中可装入512块数据,(2)直接映射,(3)四路组相连映射,(4)全相连映射,4.6 设主存容量为256K字，Cache容量为2K字，块长为4。(1)设计Cache地址格式，Cache中可装入多少块数据？(2)在直接映射方式下，设计主存地址格式。(3)在四路组相连映射方式下，设计主存地址格式。(4)在全映射方式下，设计主存地址格式。(5)若存储字长为32位，存储器按字节寻址，写出上述三种方式下主存地址格式。,直接映射,四路组相连映射

22、,全相连映射,(5)按字节寻址：字块内地址改变，其余不变。总地址变长。,4.7 设某机主存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一个四路组相联映射（即Cache每组内共有4个字块）的Cache组织，要求：（1）画出主存地址字段中各段的位数；（2）设Cache的初态为空，CPU依次从主存第0、1、289号单元读出90个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度提高多少倍？,解：(1)由于容量是按字节表示的，则主存地址字段格式划分如下 Cache 16KB/(8*4

23、B)=512（块）Cache 组数 512/4=128（组）,未命中次数 90/8 12 命中率 h=(90*8-12)/90*8=98.3%(3)没有Cache的访问时间为6t*720，有Cache的访问时间为 t*(720-12)+6t*12，则有Cache和没有Cache相比，速度提高倍数:,或；ta=h tc+(1h)tm=0.983t+(1-0.983)6t=1.0905t 6t/1.0905t-1=4.54,1.Cache 的命中率,CPU 欲访问的信息在 Cache 中的 比率,3.Cache 主存系统的效率e,2.Cache 主存系统平均访问时间：访问 主存 的时间为 tm，C

24、ache 命中率 为 h，访问 Cache 的时间为 tc,ta=h tc+(1h)tm,例4.8设果计算机采用直接映像Cache，巳知主存容量为4MB，Cache容量4096B，字块长度为8个字(32位字)。(1)画出反映主存与Cache映像关系的主存地址各字段分配框图，并说明每个字段的名称及位数。(2)设Cache初态为空、若CPU依次从主存第0，1，99号单元读出100个字(主存一次读出一个字)。并重复按此次序读10次，问命中率为多少?(3)如果Cachc的存取时间是50ns，主存的存取时间是500ns，根据(2)求出的命中率，求平均存取时间。(4)计算Cachc一主存系统的效率。,解:

25、(1)Cache块：（4096/4）/8=128（块）7位地址 主存块：（4MB/4）/8=128K（块）17位地址 块内地址：按字节（因主存按字节编址）32字节5位地址,(2)由于Cache初态为空，且块长为8，因此CPU第一次读100个字时，共有13次末被命中，即读第0、8、16、96号单元时末命中)，以后9次重复读这100个字时均命中，故命中率为(100*10-13)100*10*10098.7(3)平均访问时间：0.987*50ns+(1-0.987)*500ns55.85ns(4)cacke一主存系统的效率为(50ns55.85ns)10089.5,例.4.9有一主存Cache层次的

26、存储器，其主存容量1MB，Cache容量64KB，每块8KB，若采用直接映象方式，求：（1）主存的地址格式？（2）主存地址为25301H，问它在主存的哪一块？,解:(1)Cache:64KB/8KB=8(块)主存：1MB/8KB=128(块),解：八体存储器连续读出8个字的总信息量为 32b 8256b 顺序存储存储器连续读出8个字的时间是：400 ns 8=3200 ns=32 10-7 s 交叉存储存储器连续读出8个字的时间是：400 ns+(8-1)50 ns=7.5 10-7 s 高位交叉存储器的带宽是 256(32 10-7)=8 107 bps。低位交叉存储器的带宽是 256(7.

27、5 10-7)=34 107 bps。,例4.10 设有8个模块组成的八体存储器结构，每个模块的存取周期为400 ns，存储字长为32位。数据总线宽度为32位，总线传输周期50ns，试求顺序存储(高位交叉)和交义存储(低位交叉)的存储器带宽。,知识点,(4)输入输出系统 输入输出系统概述I/O系统组成：I/O软件（I/O指令）、I/O硬件（接口、设备）外部设备I/O接口功能、组成I/O与主机信息传送的控制方式程序查询中断存储器直接存取方式,知识点,(5)计算机的运算方法及运算器 讲述数的表示进制转换原码、补码、反码定点数、浮点数定点运算加减乘除浮点运算其特殊性算术逻辑运算单元快速进位链,知识点

28、,(6)指令系统机器指令指令格式：操作码、地址码操作数和操作类型数据传送、算逻运算、移位、转移寻址方式与汇编语言对照学习指令格式举例CISC及RISC技术,知识点,(7)CPU的结构和功能CPU的结构CU、ALU、寄存器、中断系统指令周期取指、执行、间址、中断指令流水中断系统。,知识点,(8)控制单元的功能及设计方法微操作命令的分析及功能组合逻辑设计微程序设计。,第五章 输入输出系统,重点要求掌握三种主机与I/O交换信息的方式程序查询程序中断DMA明确不同控制方式各自所需的硬件及软件编程方法尤其对中断技术应了解更深入才能进一步加深理解整机的工作过程。,重点与难点,第五章 输入输出系统,难点处理

29、中断过程中有各类技术配置相应的各类硬件编写相应的软件程序需记忆的内容甚多，学生只有从根本上理解每个硬件的地位和作用，才能运用自如。要真正认识DMA与中断传送的区别前者发生在存储周期结束时，后者发生在指令周期结束时，这就反映了DMA有挪用存储周期的特点。,重点与难点,第六章 计算机的运算方法,重点掌握计算机中数的表示以及移位定点补码加减运算定点原码一位乘和两位乘及补码Booth算法定点原码和补码加减交替除法浮点补码加减运算了解不同的运算方法对运算器结构的影响，以及提高运算速度采取的各种措施，包括快速进位链的设计方法。,重点与难点,第六章 计算机的运算方法,难点溢出判断是各种运算方法的一个难点定点

30、运算和浮点运算判断溢出的方法是不同的对于浮点运算，应特别注意区分浮点数和用补码表示的浮点规格化形式这两个概念前者指的是真值，后者指的是机器数由于补码规格化数的特殊约定，两者表示的数的范围是不同的。掌握原码和补码运算的最根本的区别在于对符号位的处理。原码乘除法结果的符号均和数值部分的运算分开进行补码乘除法结果的符号是在与数值部分的运算过程中产生的值得注意的是机器内只设加法器，故全部减法运算实质是通过加法操作实现的，这就有一个对减数求“补”的问题原码除法中减去除数的绝对值，一律用加上除数绝对值的补码实现应特别注意-x补和-x*补的区别，其中x*是真值x的绝对值。若浮点数的阶码采用移码运算时，其运算

31、规则和溢出判断规则与补码运算是不同的。,重点与难点,第七章 指令系统,重点在第一章概述的基础上深入系统地介绍指令的格式从本质上来认识机器语言的一般特征了解和掌握不同的地址格式和寻址方式对计算机硬件的要求，以及掌握操作数的寻址范围和信息的加工过程。了解RISC的主要特点及其与CISC的区别。,重点与难点,第七章 指令系统,难点掌握设计指令格式的方法学会根据指令系统的要求，确定指令字中各字段的位数及其含义。特别是在实际机器中，指令字长不一定等于存储字长，因此应格外注意各种寻址方法和地址格式的运用。,重点与难点,第八章 CPU的结构和功能,重点要认识到机器的核心是CPU通过对CPU的功能和内部结构的

32、了解，掌握机器完成一条指令的全过程是在CPU的统一指挥下进行的掌握中断技术在提高整机效能方面所起的作用流水技术为了进一步提高数据的处理能力，开发系统的并行性，在现代计算机中大量采用流水技术。,重点与难点,第八章 CPU的结构和功能,难点中断技术在现代计算机中起着重要作用为了更好地吃透这一内容，建议结合第五章学习，便于建立整机概念。,重点与难点,第九章 控制单元的功能,重点理解控制单元为完成不同指令所发出的各种操作命令理解指令周期、机器周期、时钟周期与操作命令的关系。,重点与难点,第九章 控制单元的功能,难点微操作命令的分析多级时序系统,重点与难点,第十章 控制单元的设计,重点要求初步掌握控制单元的两种设计方法进一步理解组合逻辑控制器和微程序控制器在设计思想、硬件组成及其工作原理方面的不同。结合时序系统的概念，学会按不同指令要求，写出其相应的微操作命令及节拍安排。,重点与难点,第十章 控制单元的设计,难点微程序控制是一种更规范的控制方法学会如何确定微指令格式，编出微指令的码点是本章的难点。,重点与难点,