《pcb布局技巧.docx》由会员分享，可在线阅读，更多相关《pcb布局技巧.docx（10页珍藏版）》请在三一办公上搜索。
1、PCB布局、布线根本原那么一、元件布局根本现那么1.按电路模块进展布局，实现同一功能的相关电路称为一个模块.电路模块中的元件应采纳就近集中原那么,同时数字电路和模拟电路分开：2.定位孔、标准孔等非安袋孔四周27mm内不得贴整元、器件，螺仃等安袋孔四周35mm（对于M2.5）4mm（对于M3）内不得贴装元器件:3.卧装电阻、电感（插件）、电解电容等元件的卜方防止布过孔,以免波峰焊后过孔与元件光体如路：4.元器件的外例距板边的距离为5mm：5.贴装元件理盘的外侧与相邻插装元件的外侧距离大于2mm：6.金战光体元器件和金属件（屏蔽盒等）不能与其它元器件相碰,不能紧站印制线、焊盘，其间距应大于2mm,
2、定位孔、紧固件安装孔、蜿Wl孔及板中其它方孔外侧用板边的尺寸大于3mm；7,发热元件不能紧邻导战和热敏元件：高热器件要均衡分布；8.电源插座要尽量布用在卬制板的四周电源铺座与其相连的汇流条接线端应布也在同（M.特殊应留意不要把电源铺座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎f。电源插座及焊接连接器的布置间距应考虑便利电源插头的插拔：9.其它元器件的布置：全部IC元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向.出现两个方向时.两个方向相互垂出：10.板面布线成i密得当.当疏密差异太大时应以同状铜箔填充，网格大于8m*或0.2mm
3、）：II,贴片焊盆上不能有通孔，以免焊有流失造成元件虚焊。正要信号践不准从插座脚间穿过：12、贴片单边对齐，字符方向一样，时装方向一样：13、有极性的器件在以同板上的极性标示方向尽量保持一样。.、元件布线规那么I、Bi定布线区域距PCB板边lmm的区域内,以及安装孔四周ImIn内，制止布税：2、电源线尽可能的宽，不应低于I8mil:伯号税宽不应低于12mil:cpu入出线不应低于IomiII或8mil）：线间距不低于IOmiI：3、正常过孔不低于30mil;4、双列直插：焊盘60mil,孔径40mil:14Wll31:51*55ml（0X05表贴）：直插时焊盘62mil,孔径42mil:无核电
4、容：5155mil（0805衣贴）：直插时焊盆50mil,孔径28mi:5、留意电海税与地线应尽可能呈放射状.以及信号我不能出现回环走t,如何提高抗干扰实力和电磴美容性在研制带处理器的电子产品时，如何提高抗干扰实力和电极兼容性？1,卜面的一些系统要特殊制总抗电极干扰：（1）微限制器时神频率特殊高.总线同期特殊快的系统.（2）系统含有大功率.大电流驱动电路，如产生火花的继电器.大电流开关等.（3）含微的模拟信号电路以及高精度A/D变换电路的系统。2、为增加系统的抗电感干扰实力实行如下措施：（I）选用频率低的激限制滋：选用外时钟频率低的微限制器可以有敢降f氐噪声和提高系统的抗干扰实力.同样算率的方
5、波和正弦波.方波中的高频成份比正弦波多得多.绝然方波的高菰成份的波的福陵.比基波小，但频率越高越简小放射出成为映出源，微限制器产生的最有影响的高领映声大约是时钟频率的3倍，（2）咬小信号传输中的畸变微限制器主要采纳高速CMOS技术制造。信号输入擢龄态输入电流在ImA左右，输入电容IOPF左右，猿人阻抗相当高，而速CMOS电路的箱出端都行相当的带我实力,即相当大的出值,将一个门的场出端通过一段很长线引到输入阻抗相当高的输入端,反射同区就很严竣，它会引起估号的变，增加系统噪声。当TpdTr时，就成了一个传输规问时，必需考虑信号反射，阻抗匹配等问题。信号在印制板上的延迟时间与引城的特性阻抗有关，即与
6、印制城路板材料的介电常数有关.可以粗略地认为.信号在印制板引线的传输速度,约为光速的“3到1/2之间.微限制器构成的系统中常用逻辑元件的Tr（标准延迟时间）为3到18ns之间.在印制线路板上，信号通过一个7W的电阻和一段25Cm长的引跷，戏上延迟时间大致在420ns之间,也就是说，信号在卬刷线跖上的引城越切越好，最长不宜超过2Scm.,而且过孔数目也应尽琏少，最好不多于2个.当信号的上升时间快于信号延退时间,就要依据快电子学处理.此时要考虑传输线的阻抗匹曰，对于一块印刷线路板上的集成块之间的信号传输，要防止出现TdTrxl的状况.印刷线路板越大系统的速度就越不能太快.用以下结论UJ纳印刷线路板
7、设计的一个规那么：信号在印刷板上传怆,其延迟时间不应大于所用器件的标称延迟时间.(3)减小信号战间的交*干扰：A点一个上升时间为Tr的阶跃信号通过引俄AB传向B端。信号在AB线上的延迟时间是Td,在D点，由于A点信号的向前传输，到达B点后的信号反射和AB线的延迟Td时间以后会感应出一个宽度为Tr的页脉冲信号.在C点.由于ABJt估号的传输与反射，会感应出一个宽度为信号在AB线上的延迟时间的两倍，即2Td的正脓冲信号。这就是信号间的交*干扰，干扰信号的覆度与C点信号的di/at有关，与战间距离有关,当两信号线不是很长时,AB上看到的实际是两个脓冲的迭加.CMOS工艺制造的他限制由融入阻抗高，噪声
8、高,噪声容限也很高.数字电路是迭加100-2(X)mv映向并不影响其工作.假设图中AB线是一模拟佶号，这种干扰就变为不能容忍，如印刷践路板为四层板，其中有一层是大面积的地，或双面板，信号线的反面是大面积的地时，这种信号间的交*干扰就会变小.，缘由是，大面枳的地戏小了信号线的特性阻抗,信号在D端的反射大为减小.特性阻抗与信号我到地间的介质的介电常数的平方成反比，与介质厚度的自然对数成正比.假设AB规为一模拟信号,要防止数字电路信号钱CD对AB的干扰，AB线下方要有大面积的地，AB线到CD跳的距离要大于AB线与地用离的23倍。可用局部屏蔽地，在有引结的一面引级左右两侧仍以地线。(4)改小来自电源的
9、噪声电就在向系统供应能源的同时,也将其噪声加到所供电的电源匕.电路中做限制器的笑位线，中断投,以及其它一些限制线最简单受外界噪声的干扰,电网上的强干扰通过电源迸入电路，即使电池供电的系统，电池本身也有高频噪声，模拟电路中的模拟信号更经受不住来自电源的干扰。(5)附息印刷线板与元器件的高领特性在高频状况下，印刷线路板上的引线,过孔电阻、电容、接插件的分布电感与电容等不行忽视.电界的分布电感不行忽视，电感的分布电容不行忽视.电阻产生对高频怙号的反射,引线的分布电容会起作用，当长度大于噪声频率相应波长的M20时，就产生天戏效应，啖泮通过引线向外放肝.卬刷找路板的过孔大约引起06pf的电容。一个集成电
10、路本身的封装材料引入26pf电容.一个线路板上的接插件.有52OnH的分布电赤一个双列直打的24引脚佻成电路杆座，引入4-l8nH的分布电,这些小的分布参数对于这行较低频率下的微限制器系统中是可以忽视不计的；而对于高速系统必雷予以特殊留尬。(6)元件布置复合理分区元件在印刷线路板上排列的位置要充分考虑抗电癌干扰问鹿，原那么之一是各部件之间的引线要尽量短.在布局上,要把模拟信号局部.高速数字电路局部,噪声派局部(如继电涔,大电流开关等)这三局部合理地分开,使相互间的信号朋合为设小.G处理好接地找印刷电路板上，电源战和地践以求要。克制电磁干扰，出主要的手段就是接胞。对于双面板，地成布置特殊讲究，通
11、过采纳单点接地法,电源和地是从电源的两端接到卬刷线路板上来的.电源一个接点.地一个接点.印刷线路板上,要有多个返回地线,这些都会聚到I可电源的那个接点上，就是所谓单点接地.所谓模拟地、数字地、大功率器件地开分，是指布成分开，而以终都聚集到这个接地点上来。与印刷找路板以外的信号相连时，通常采纳屏蔽电缆，对于裔顼和数字信号，屏蔽电缆的端都接地，低领模拟信号用的屏蔽电揽.一端接地为好.对噪声和干扰特别敏礴的电路或高频噪声特殊严峻的电路应当用金属罩屏板起来.(7)用好去燃电容.好的高翔去用电容可以去除而到IGHZ的高频成份.陶建片电容或多层阳凭电容的高频特性较好。设计印刷戏路板时，集个集成电跖的电源，
12、地之间都要加一个去耦电容，去1电容有两个作用；一方面是本集成电路的常能电容，供应和汲取该集成电路开门关门瞬间的充放电能：另一方面旁路掉该涕件的高期噪声.数字电路中典型的去播电容为0.Iuf的去烟电容有5nH分布电感,它的并行共振频率大约在7MH/左右，也就是说对于IoMHZ以下的噪声有较好的去都作用，对40MHZ以上的噪声几乎不起作用。luf,IOuf电容，并行共振频率在20MIlZ以上，去除高频率噪声的效果要好一性。在电源进入印刷板的地方和一个IUf或1()Uf的去高频电容往往是有利的,即使是用电池供电的系统也须要这种电容.每10片左右的集成电路要加一片充放电电挣,或称为布放电容.电容大小可
13、选IOuR最好不用电解电容，电解电容是两层油膜卷起来的，这种卷起来的构造在高领时表现为电感，最好运用胆电容或聚碳酸就电容.去耦电容值的选取并不严格，可按C=lf计算：BJIOMHzKZOJuf.对微限制器构成的系统收0.1).0IUf之间都可以.3、降低噪声与电感干扰的一些经验.(I)能用低速芯片就不用高速的,高速芯片用在关键地方。(21可用申一个电阻的方法，降低限制电路上下沿跳变速率.(3)尽最为继电器等供应某种形式的阻尼。(4)运用酒遨系统要求的最低频率时钟，(5)时钟产生器尾量*近到用该时钟的满件.石英晶体振荡外壳要接地.(61用地线将时钟区圈起来,时钟绞尽敏短.(7)I/O驱动电路尽量
14、近印刷板边，让其尽快热开印刷板.对进入印制板的信号要加泄波，从高噪声区来的信号也要加泄波，同时用申终端电阻的方法，减小信号反射,(8)MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的擢都要按,不要悬空.(9)闲置不用的门电路怆人瑞不要然空,闲置不用的运放正蚪入珀接地,负给入渊接输出匍.(IO)印制板尽量运用45折线而不用90折线布线以减小高频信号对外的放射与耦合。(II)印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距国再远一或(12)单面板和双面板用单点接电源和的点接地、电源线、地绞尽贵机.经济是能承受的话用多层板以减小电源.地的容生电感.(13)时钟、总线、片选信
15、号要远离I/O线和接插件.(14)模拟电压输入线、挈考电压端要发求远离数字电路信号跳，特殊是时钟，(15)对AQ类器件，数字局部与模拟局部宁可统一卜也不要交*.(16)时钟城垂出于VO线比平行1.10找干扰小.时钟元件引脚远寓I/O电缆.(17)元件引脚球fit短.去他电容引脚尽量短.(18)关雄的税要尽瓜粗，并在两边加上爱护地.高速现要短要直.(19)对噪声敏感的现不要与大电流，高速开关找平行，(20)石英晶体下面以及对噪再敏感的器件下面不蜃走线，(21)弱信号电路，低频电路四冏不要形成电流环跖，(22)仔何信号都不要出成环路，如不行防止.止环路区尽量小.(23)每个集成电路一个去耦电容.每
16、个电解电容边上都要加一个小的高频旁路电容.(24)用大容成的锂电容或聚精电容而不用也解电容作通路充放电储能电容.运用管状电容时，外壳要接地。PCB布局布线根本规那么2021-07-2616:15一、元件布局根本规那么I.按电路模块进展布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采纳就近集中原那么，同时数字电路和模拟电路分开:2 .定位孔、标准孔等非安装孔四周1.27mm内不得贴装元、器件，螺钉等安装孔四周3.5mm(对于M2.5)、4mm(对于M3)内不得贴装元器件：3 .卧装电阻、电感(插件)、电解电容等元件的一方防止布过孔，以免波峰焊后过孔与元件壳体短路：4 .元器件的外(
17、W距板边的距离为5mm：5 .贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm：6 .金属壳体元器件和金属件(屏蔽盒等)不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。定位孔、紧固件安装孔、椭例孔及板中其它方孔外侧距板边的尺寸大3mm：7 .发热元件不能紧邻导线和热敏元件：高热器件要均衡分布：8 .电源插座要尽量布宜在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧.特殊应留意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接罂的焊接及电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑便利电源插头的插拔：9 .其它元器件的布置：全部IC元件单
18、边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，出现两个方向时，两个方向相互垂直：10、板面布线应疏密得当，当疏密差异太大时应以网状铜箔填充，网格大于8mil(或0.2mm)；II、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。近要信号线不准从插座脚间穿过：12、贴片单边对齐，字符方向样，封装方向样：13、有极性的器件在以同一板上的极性标示方向尽量保持一样.二、元件布线规那么I、画定布线区域距PCB板边lmm的区域内，以及安装孔四周Imm内，制止布线：2、电源线尽可能的宽，不应低于I8mil:信号线宽不应低于12mil;CPU入出线不应低于Iomil(或8mil):线间
19、距不低于IOmiI：3、正常过孔不低于30mil;4,双列直插:焊盘60mil,孔径40mil;1/4W电阻:5l*55mil(0805表贴)；直插时焊盘62mil,孔径42mil;无极电容：5l*55mil(0805表贴)；直播时焊盘50mil,孔径28mil;5、留意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。如何提高抗干扰实力和电磁兼容性在研制带处理器的电子产品时，如何提高抗干扰实力和电磁兼容性？I、下面的一些系统要特殊留意抗电磁干扰：(1)微限制器时钟频率特殊高，总线周期特殊快的系统。(2)系统含有大功率，大电流驱动电路，如产生火花的维电器，大电流开关等。(3)含微弱模拟
20、信号电路以及高精度A/D变换电路的系统。2,为增加系统的抗电磁干扰实力实行如下措施：(1)选用频率低的微限制落：选用外时钟频率低的微限制器可以有效降低噪声和提薪系统的抗干扰实力.同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的富频成份的波的幅度，比基波小，但频率越高越荷单放射出成为噪声源，微限制器产生的最有影响的高频噪声大约是时钟频率的3倍。(2)减小信号传输中的畸变微限制器主要采纳高速CMOS技术制造。信号输入端静态输入电流在ImA左右，输入电容IOPF左右，输入阻抗相当高，高速CMOS电路的输出端都有相当的带载实力，即相当大的输出值，符一个门的输出端通过一段很长线引到输入
21、阻抗相当高的输入端，反射问题就很严峻，它会引起信号畸变，增加系统噪声。当TPdTr时，就成了一个传输线问题，必需考虑信号反射，阻抗匹配等问题。信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关.可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微限制器构成的系统中常用逻辑元件的Tr(标准延迟时间)为3到18ns之间。在印制线路板上，信号通过一个7W的电阻和一段25Cm长的引级，线上延迟时间大致在420ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm,而且过孔数目也应尽量少，最好不多于2个。当信号的上升时间快于信号延迟时
22、间，就耍依据快电子学处理。此时耍考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要防止出现TdTrd的状况，印刷线路板越大系统的速度就越不能太快。用以下结论归纳印刷线路板设计的一个规那么：信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。(3)减小信号线间的交*干扰：A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。信号在AB线上的延迟时间是TG在D点，由于A点信号的向前传输，到达B点后的信号反射和AB线的延迟，Td时间以后会感应出个宽度为Tr的页脉冲信号。在C点，由于AB上信号的传输与反射，会感应出一个宽度为信号在AB线上的延迟时间的两倍，即2Td的正脉冲信
23、号。这就是信号间的交*干扰。干扰信号的强度与C点信号的di/at有关，与线间距离有关。当两信号线不是很长时，AB上看到的实际是两个脉冲的迭加。CMOS工艺制造的微限制由输入阻抗高，嗓声耳，噪声容限也很高，数字电路是迭加100200mv噪声并不影响其工作。假设图中AB线是一模拟信号，这种干扰就变为不能容忍。如印刷线路板为四层板，其中仃层是大面积的地，或双面板，信号线的反面是大面积的地时，这种信号间的交*干扰就会变小缘由是，大面积的地减小了信号线的特性阻抗，信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比，与介质厚度的自然对数成正比，假设AB线为模拟信号，要防止数字电路
24、信号线CD对AB的干扰，AB线下方要仃大面积的地，AB线到CD线的距离要大TAB级与地距离的23倍。可用局部屏蔽地，在有引结的一面引线左右两侧布以地线。(4)减小来自电源的噪声电源在向系统供应能源的同时，也聘其噪声加到所供电的电源上。电路中做限制器的更位线，中断线，以及其它一些限制线最简单受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身也仃高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰”(5)留意印刷线板与元器件的高频特性在高频状况下，印刷线路板上的引线,过孔，电阻、电容、接插件的分布电感与电容等不行忽视“电容的分布电感不行忽视，电感的分布电容不行忽视。电
25、阻产生对高频信号的反射，引线的分布电容会起作用，当长度大于噪声频率相应波长的1/20时，就产生天线效应，噪声通过引线向外放射。印刷线路板的过孔大约引起0.6Pf的电容。个集成电路本身的封装材料引入26pf电容。一个线路板上的接插件，有520nH的分布电感。一个双列直杆的24引脚集成电路托座，引入4l8nH的分布电感。这些小的分布参数对丁这行较低频率下的微限制器系统中是可以忽视不计的：而对于液速系统必需予以特殊留意。(6)元件布置要合理分区元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原那么之一是各部件之间的引线要尽量短。在布局上，要把模拟信号同部，高速数字电路局部，噪声源局部(如继电器
26、,大电流开关等)这三局部合理地分开,使相互间的信号耦合为最小.G处理好接地线印刷电路板上，电源线和地线最重要。克制电磁干扰，最主要的手段就是接地。对于双面板，地线布置特殊讲究，通过采纳单点接地法，电源和地是从电源的两端接到印刷线路板上来的，电源一个接点，地一个接点。印刷线路板上，要有多个返回地线,这些都会聚到回电源的那个接点上，就是所谓单点接地，所谓模拟地、数字地、大功率器件地开分，是指布线分开，而最终都聚集到这个接地点上来。与印刷线路板以外的信号相连时，通常采纳屏蔽电缆。对于l面和数字信号，屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆，一端接地为好。时噪声和干扰特别敏感的电路或高频噪声特殊严
27、峻的电路应当用金属罩屏蔽起来。(7)用好去耦电容。好的高频去耦电容可以去除高到IGHZ的曲频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，毋个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：方面是本集成电路的蓄能电容,供应和汲取该集成电路开门关门瞬间的充放电能：另一方面旁略掉该器件的高频噪声数字电路中典型的去耦电容为Sluf的去耦电容有5nH分布电感，它的并行共振频率大约在7MHz左右，也就是说对于K)MHZ以卜的噪声有较好的去耦作用，对40MHZ以上的噪声几乎不起作用。lut；IOUf电容，并行共振频率在20MHZ以上，去除高频率噪声的效果耍好一些。在电源进入
28、印刷板的地方和一个IUf或IOuf的去向频电容往往是有利的，即使是用电池供电的系统也须要这种电容。每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选IOu1.最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的构造在高频时表现为电感，最好运用胆电容或聚碳酸舐电容。去相电容值的选取并不严格,可按C=IZf计算：即IOMHZ取OJuf,对微限制器构成的系统，取OJ-OQIuf之间都可以。3、降低噪声与电磁干扰的一些经验。(1)能用低速芯片就不用高速的，i速芯片用在关键地方。可用串一个电阻的方法，降低限制电路上下沿跳变速率。(3)尽量为继电器等供应某种形式的阻尼。(4)运用
29、满意系统要求的最低频率时钟。(5)时钟产生器尽员，近到用该时钟的罂件。石英晶体振荡器外壳要接地。(6)用地线将时钟区圈起来，时钟线尽量短。(7) I/O驱动电路尽量*近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加波波，从高噪声区来的信号也要加游波，同时用出终端电阻的方法,减小信号反射。(8) MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。(9)闲苴不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。(IO)印制板尽量运用45折线而不用90折线布线以减小高频信号对外的放射与耦合。(11)印制板按频率和电流开关特性分区,噪声元件
30、与非噪声元件要距离再远一些。(12)单面板和双面板用单点接电源和单点接地、电源线、地线尽员祖经济是能承受的话用多U板以减小电源，地的容生电感(13)时钟、总线、片选信号要远离1.O线和接插件。(14)模拟电压输入线、参考电压端要尽址远离数字电路信号线，特殊是时钟。(15)对A/D类器件，数字局部与模拟局部宁可统一下也不要交*。(16)时钟线垂直于1/0线比平行1/0线干扰小，时钟元件引脚远离I/O电缆，(17)元件引脚尽量短，去糊也容引脚尽量短。(18)关键的线要尽量粗，并在两边加上爱护地。高速线要短要直。(19)对噪声敏感的线不要与大电流，高速开关线平行。(20)石英晶体下面以及对噪声敏感的
31、罂件下面不要走线。(21)弱信号电路，低频电路四周不要形成电流环路。(22)任何信号都不要形成环路，如不行防止，让环路区尽量小。(23)每个集成电路一个去糊电容.每个电解电容边上都要加一个小的而频旁路电容。(24)用大容量的但电容或聚酷电容而不用电解电容作电路充放电储能电容。运用管状电容时，外壳要接地.1布局的设计Protel虽然具有白动布局的功能,但并不能完全满点岛频电跖的工作须要,往往要凭借设计者的经骁,依据具体状况,先采纳手工布局的方法优化调整用部元器件的位固,再结合自动布局完成PCB的整体设计.布局的合理与否干脆影响到产品的寿命、梗定性、EMC（m兼容）等,必偌从电路板的整体布局、布线
32、的可通性和PCB的可制造性、机械构造、散热、EM1（电磁干扰）、牢靠性、伯号的完整性等方面综合考虑.一我先放田与机械尺寸有关的固定位置的元器件.再放置特殊的和较大的元器件,嫉终放置小元器件。同时.要兼顾作线方面的要求,高频元器件的放置要尽量紧淡,信号线的布线才能尽可能短,从而降低信号线的穿插干扰等.1.1 与机械尺寸有关的定位插件的放置电源插座、开关、PCB之间的接I、指示灯等都是与机械尺寸有关的定位插件。通常,电魂,jPCB之间的接U放到PCB的边缘处,并与PCB边缘要有3mm-5mm的间即浙示发光二极管应依据须要精确地放置;开关和一些微画元零件,如可谓电感、可调电阻等应放置在靠近PCB边缘
33、的位就,以便于四整和连接;须要常常更换的元器件必隔放徨在器件比拟少的位置,以易于更换,1.2 特殊元器件的放置大功率管、变压器、整流管等发热器件,在高姣状态下工作时产生的热设较多,所以在布局时应充分考虑通风和散热,招这类元器件放置在PCB上空气简单流通的地方.大功率整流管和调整管等应装行散热器,并要远成变压涔。电解电容器之类怕热的元件也应远离发热器件,否那么电钿液会被烯干,造成其电阻墙大,性能变差,影响电路的稳定性”易发生故障的元滞件,如调整管、电解电容器、维电器等,在放置时还要考虑到修理便利.对常常须要测状的测试点,在布置元混件时应留意保证测试棒能够便利地接触.由于电源设备内部会产生50Hz
34、泄漏磁场,当它叮低频放大器的某些局部交连时.会对低频放大器产生干扰，因此,必需将它们隔离开或者进展屏蔽处理，放大器各级最好能按原理图排成电线形式,如此排法的优点是各级的接地电流就在本级闭合流淌,不影响其他电路的工作.输入级与怆出级应当尽可能地远离,减小它们之间的寄生辆合干扰.考虑各个城元功能电路之间的信号传递关系,还应将低频电路和高瓠电路分开,模拟电路和数字电跖分开，集成电路应放置在PCB的中心,这抨便利各引脚与其他器件的布戌连接.电感港、变玉器等器件具有破斛合,彼此之间应采纳正交放司.以减小贬隅合.另外.它们都行较强的磁场,在其四周应有适当大的空间或进展磁屏藏,以减小对其他电路的影响。在PC
35、B的关次部位要配置适当的高痂退照电容,如在PCB电源的输入剂应接一个IoPF100F的电解电容,在集成电路的电源弓I脚旁边都应接个0.01PF左右的直片电容,有些电路还要归置适当的裔频或低频扼流圈,以诚小上下频电跖之间的影响，这一点在原理图设计和绘制时就应赐予考虑,否那么也将会影响电路的工作性能.元涔件排列时的间距要适当,其间儿应考虑到它们之间有无可能被击穿或打火.含推挽电路、桥式电路的放大甥,布置时应留意元器件电参数的对称性和内造的对称性,使对称元潺件的分布参数尽可能一样“在对主要元器件完成手动布同后,应采纳元器件锁定的方法,使这些元器件不会在自动布局时移动.即执行Editchange吩咐或
36、在元器件的Properties选中1.oCked就可以将其锁定不再移动.1.3 殷元渊件的放置对于一般的元器件,如电吼、电容等,应从元涔件的排列整齐、占用空间大小、布线的可通性和焊接的便利性等几个方面考虑,可采纳自动布局的方式.2布线的设计布线是在合埋布局的根底上实现高频PCB设计的总体要求.布线包括臼动布线和手动布找两种方式,通常,无论关键信号线的数Iftfi多少,首先时这些信号践进展手动布线,布战完成后对这些信号找布线进展细致检者,检交通过后将其固定,再劝其他布线进展自动布线。即兴纳手动和内动布线相结合来完成PCB的布线.在高频PCB的布战过程中应特殊用意以下几个方面向Sfi.2.1 布线
37、的走向电路的布线最好依据信号的流向采纳全宜线,须要转折时可用45。折线或阀弧曲线来完成，这样可以削减高领信号对外的放射和相互间的祸合.高频信号税的布我应尽可能短，要依据电路的工作频率,合理地选择信号线布线的长度,这样可以削减分布参数,降低信号的损耗.制作双面板时,在相邻的两个层面上布线最好相互垂直、斜交或弯曲相交，防止相互平行,这样可以削减相互干扰和寄生林合。高频信号线与低领信号线要尽可能分开,必要时实行屏蔽措施,防止相互间干扰.对于接收比拟弱的信号输入端,简单受到外界信号的干扰,可以利用地设做屏版将其包困起来或做好高频接插件的屏破，同一层面上应当防止平行走戏,否蜃么会引入分布参数,对电路产生
38、影响.假设无法防止时可在两平行线之间引入一条接地的铜箔,构成隔离线。在数字电跖中,对于差分信号线,应成对地走线,尽Jlt使它的平行、靠近一些,并口长短相差不大.2.2 布线的形式在PCB的布线过程中,走线的最小宽度由导线与绝缘层基板之间的粘附强发以及流过导线的电流强度所确定.当铜箱的厚度为0.05mm,宽度为Imm1.5mm时,可以通过2A电流。温度不会高于3C除，些比拟特殊的走戏外可一层面上的其他布线宽度应尽可能一样。在高领电路中布线的间版将影响分布电容和电感的大小,从而影响信号的损耗、电路的稳定性以及引起信号的干扰等.在高速开关电路中,导线的间距将影响信号的传输时间及波形的质阻因此,布线的
39、最小间跖成大于或等于0.5mm,只要允许,PCB布线最好采纳比拟宽的线。印制导戏与PCB的边缘应册有杵定的矩离（不小于板厚）,这样不仅便于安装和进展机械加工,而F1.还提高了绝缘性能，布线中遇到只有烧大圈才能连接的浅路时,要利用飞线,即干脆用短线连接来削俄长距离走线带来的干扰.含有磁敏元件的电路其对四周假场比拟敬停.而高领电路工作时布线的拐弯处简单辅射电磁波,假如PCB中放JS/极敏元件,那么应保证布线拐角与其仃肯定的印禺.同一层面上的布线不允许有穿插.对于可能穿插的线条,可用帖与假的方法解决,即让某引我从其他的电阻、电容、三极铃等器件引脚下的空隙处“钻”过去,或从可能穿插的某条引线的Tir绕
40、.过去。在特殊状况卜,假如电路很困难,为了商化设计,也允许用导线涔接解决穿插问越.当高频电路工作版率较高时,还须要考虑布疑的阻抗匹泡及天线效应问遨。2.3 电源戏与地燃的布规要求依据不同工作电流的大小,尽It加大电源线的宽度.高版PCB府尽量采纳大面积地线并布局在PCB的边缘,可以削减外界佶号对电路的干扰;同时,可以使PCB的接地线与光体很好地接触,使PCB的接地电压更加接近于大地电压.应依据具体状况选择接地方式,与低频电路有所不同高频电跖的接地践应当采纳就近接地或多点接地的方式,接地线短而极,以尽出制减地阻抗,其允许电流要求能好到达3倍于工作电流的标准.扬声器的接地线应接在PCB功放输出级的
41、接地点,切勿随意接地.在布线过程中还应当刚好地将一些合理的布战锁定,以免埃次虫笑布雄。即执行EditSeIeCtNet吩咐本预布我的属性中选中1.oCked就可以将其锁定不再移动，3焊盘及敷铜的设计3.1 焊盘与孔径在保证布线最小间距不违反设计的电气间距的状况下,炸盘的设计成技大,以保证足师的环宽.-殷焊盘的内孔要比元器件的引线电径略微大一点,设计过大,简单在焊接中形成虚焊-焊盘外径D一般不小于d+1.2)mm,其中d为焊盘内孔径,对于一些密度比拟大的PCB,岸盘的最小值可以取(d+10)mm炸盘的形态通常设汽为阴形.但是时于DIP时装的第成电路的焊盘呆好采纳跑道形,这样可以在有限的空间内堵火
42、焊盘的面积,有利于集成电路的焊接.布线与焊盘的连接应平滑过渡,即当布线进入网焊盘的宽度较圆库盘的直径小时,应采纳补泪滴设计.次要留意的是,焊盘内孔径d的大小是不同的,应当依据实际无怒件引战Il径的大小加以考虑,如元件孔、安装孔和槽孔等。而焊盘的孔距也要依据实际元器件的安装方式进展考虑,如电阻、二极管、管状电容器等元件有1立式、卧式两种安装方式,这两种方式的孔距是不同的.此外,焊盘孔距的设计还要考虑无端件之间的G小间隙要求,特殊是特殊元器件之间的间隙须要由焊盘间的孔距来保证.在高频PCB中,还要尽量削M过孔的数底这样既可削减分布电容仅能增加PCB的机械旅度总之,在而领PCB的设计中,烂盘及其形态
43、、孔径与孔距的设计既要考虑其特殊性,又要满意生产工名的要求.采纳标准化的设计,既可降低产品本钱,又可在保证产品质量的同时提高生产的效率.3.2 敢钢敷铜的主要目的是提高电路的抗干扰实力,同时对于PCB散热和PCB的强咬有很大好处,敷铜接地乂能起到屏蔽的作用.但是不能运用大面积条状铜箔,因为在PCB的运用中时间太长时会产生较大热血此时条状斛箔简单发生膨胀和脱落现您用此布敷铜时最好采纳榭格状铜箔,并将此栩格与电路的接地网络连通,这样栩格将会有较好的加蔽效果用格河的尺寸由所要正点屏蔽的干扰频率而定。在完成布线、焊盘和过孔的设计后,应执行DRC(设计班那么检查).在检连结果中具体列出了所设计的图与所定义的规那么之间的差异,可查出不符合要求的网络.但是,首先应在布线前对DRC进展参数设定才可运行DRCW执行ToolsDesignRuleCheck吩咐.4完毕语高频电路PCB的设计是一个困难的过程,涉及的因素许多，都可能干脆关系到高频电路的工作性能。因此,设计界须要在实际的工作中不断探讨和探究,不断枳素经险,并结合新的EDA（电子设计自动化）技术才能设计出性能优良的高频电路PCB.
