《东北大学《数字电子技术基础》期末考试必备真题集(含答案)66.docx》由会员分享，可在线阅读，更多相关《东北大学《数字电子技术基础》期末考试必备真题集(含答案)66.docx（10页珍藏版）》请在三一办公上搜索。
1、东北大学继续教育学院数字电子技术基础复习题一、单项选择题（在备选答案中选出一个正确答案）01、表示一位十六进制数需要二进制数的位数为：（B）.1位B.2位C.4位D.16位02.十进制数25用8421BCD码表示为：（B）101010103.与十进制数OI。等值的数或代码为：（A）.（01018121RCDB16C.20.804.当逻辑函数有n个变量时，变量取值组合共有：（D）A、 nB.2nC.n2D.205.欲使D触发器按QE=On工作，应使输入D=（D）D.Q06.多谐振荡器可产生：（B）A.正弦波B.矩形脉冲C.三角波D.锯齿波07.一个16选一的数据选择器，其地址输入（选择控制输入）
2、端个数为：（C）08.下列逻辑电路中为时序逻辑电路的是A.变量译码器B.加法器C.数码寄存器D.数据选择器(C)09、图IT所示电路，输出F为：（A）A、BB、+BC、BD、B10、图1-2所示电路，输出F为：（C）AA、ABB、ABC、A+BD、AB11、图1-3电路为NMOS：（B）D、或非门A、与非门B、异或门C、与或非门12、图1-4所示电路，当EN=I时：（A）A、M为输入N为输出B、 N为输入M为输出C、 N为输入EN为输出D、 M为输入EN为输出13、图1-5所示TTL电路，A=O则Y1=(C)A.A+VccB.AC.1D.014、图1-6所示TTL电路，Y2=(C)A.A+Vc
3、cB.1C.0D.A15、图7所示TTL电路，当1、2端都加低电平（逻辑0）时QF（C）16、A.B.D.A.Q*1B.0C.QnD.1若将图1-7所示电路构成D触发器，应将1、1、C.2、(A)3端相连、2、4端相连并将2端作为D输入端5端相连、2、4端相连并将5端作为D输入端1、3端相连、2、6端相连并将6端作为D输入婢4端相连、1、3端相连并将1端作为D输入端呼17、图1-8所示电路，该电路产生波形的周期为A、(R1+R2)CB、(R,+2R2)CC、(R1+2R2)CD、(R1+R2)C18、单稳态触发器用途之一是(0A、自动产生方波B、用做比较器C、定时19、用RAM2114(102
4、4X4位)构成4096X8位RAM,A、4片；B、8片;C、24片；D、12片20、TDTHZLTLvD、用户对ROM编程后觉得不满意，还要改写，应选用:A、固定RoMB、E2PROMC、PPROMD、PRAM21、图2-2所示电路,D3D2D1Do=OOOO,B加高电平,C与A相连所构成的加法计数涔是A、10进制B、5进制C、11进制D、6进制Vn自动产生三角波(B)CP-(C)PTCPQQiQo74LS161LDSD2DjDo-ABA、10进制B、8进制C、6进制D、9进制23、2-2所示电路，D3D2D1D11=OOlO,B加高电平，C与A相连所构成的加法计数器是（B）A、10进制B、9
5、进制C、6进制D、8进制24、2-2所示电路，D3D2D1Do=IOOO,A加高电平，C与B相连所构成的加法计数器是A、10进制B、3进制C、6进制D、12进制（A）252-2所示电路,DJ）仙Do=IOO0,B加高电平,C与A相连所构成的加法计数器是（B）A、10进制B、3进制C、6进制D、12进制26、图2-3所示电路为（B）A、异步时序电路B、同步时序电路C、同步组合电路D、异步组合电路27、图2-3所示电路，FFO和FFI都为（B）A、下降沿触发B、上升沿触发C、高电平触发D、低电平触发28、图2-3所示电路，QoF(A)A、9B、QonC、QlnDsQ0nQ129、图2-3所示电路，
6、Q1n+,=(C)A、Q11nQ1nB、Q0n+Q1C、Q0nQ,nD、Q0nQ1nA、QunQ1nB、Q0n+Q1nC、Q0nQ1nD、Q0nQ1n31、图2-3所示电路，其状态转换图为（B）忿9/FF&Z阳/f小力/fA、（秋里与B、端C、）2）入/幺I/OY/oI/Oj/oI/Oj/oI/O（M-*O）加力必*r/1/1/1/132、图2-3所示电路的逻辑功能为A、4进制减法计数器B、4进制加法计数器CPJLC、6进制加法计数器D、8进制减法计数器33、图2-4所示可变进制加法计数器电路，当MN=OO时该加法计数器为（B）A、11进制加法计数器B、10进制加法计数器C、12进制加法计数器
7、D、13进制加法计数器34、图2-4所示可变进制加法计数器电路,当MN=OI时该加法计数器为（D）A、13进制加法计数器B、12进制加法计数器C、14进制加法计数器D、11进制加法计数器35、图2-4所示可变进制加法计数器电路,当MN=Il时该加法计数器为（A）A、14进制加法计数器B、12进制加法计数器C、11进制加法计数器D、13进制加法计数器)oA、异步时序电路B、同步时序电路C、同步组合电路D、异步组合电路36.图7所示电路为（B37 .同步时序电路和异步时序电路比较，其差异在于后者（B）0A、没有触发器B、没有统一的时钟脉冲控制C、没有稳定状态I）、输出只与内部状态有关38 .断电之
8、后，能够将存储内容保存下来的存储器是（B）A、RAMB、ROMC、计数器D、移位寄存器二、判断题1 .在时间上离散的物理量，称为数字量。（）A、错误B、正确2 .一个二输入与非门，输入端分别为A、B,输出为F,当A=O时则F=1。（）A、错误B、正确3 .编码与译码是互逆的过程。（）A、错误B、正确4 .主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（）A、错误B、正确5 .D触发器的特性方程为QE=D,与（T无关，所以它没有记忆功能。（）A、错误B、正确6 .把二个IO进制计数器串联可得到20进制计数器。（）A、错误B、正确7 .用户对E2pR0M编程后觉得不满意，可以改
9、写。（）A、错误B、正确8 .单稳态触发器一般用于定时、整形和延时。（）A、错误B、正确9 .D/A转换器的最大输出电压的绝对值可达到基准电压Vref。（）A、错误B、正确10 .RAM由若干位存储单元组成，每个存储单元可存放一位二进制信息。（）A、错误B、正确三、试用卡诺图化简下列逻辑函数。1. F（A,B,C,D）=b（O,1,2,3,6,8）+d（10,11,12,13,14,15）2. F=.（b3,5,9）+11（7,11,13）四、试用图8所示输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入用输出Q均为三位二进制数。二者之间关系如下：25时伫/2X2时ZMQ_O_
10、Q-Q-Q_O_O_Q-F0F1F2F3F4F5F6F774138+5V数字电子技术基础复习题答案二、判断题趟号12345678910省案ABBBAABBAB三、解：分别将题中给定的逻辑函数卡诺图画出如图所示，并化简写出最简与或表达式。L解：将题中给定的逻辑函数卡诺图画出如图所示，并化简写出最简与或表达式。00ZS1110001IXX一X上0X-T人Ol11C7;a00011110F=AB+CD+AD2.解：将题中给定的逻辑函数卡诺图画出如图所示，并化简写出最简与或表达式。F=AD+CD四、解：根据题意列出真值表。由真值表可直接画出逻辑图。XlXx及FzEOOOOO1OO1OO1O1O1OOO111O11OO11O1O111111OOOO111OOO
