《第五章 触发器ppt课件.ppt》由会员分享，可在线阅读，更多相关《第五章 触发器ppt课件.ppt（47页珍藏版）》请在三一办公上搜索。
1、第五章 触发器,5.1 概述,触发器(Flip-Flop): 存储1位二值信号的基本单元电路.,学习要点：,掌握：触发器逻辑功能；动作特点及其与电路结构的关系；基本SR触发器的电路结构了解：其它触发器的电路结构,2. 在触发信号的操作下，根据不同的输入信号可以置成1或0状态。,1. 按逻辑功能分类：SR触发器，JK触发器，T触发器，D触发器等,2. 触发方式分类：电平触发，脉冲触发，边沿触发,触发器分类：,3. 根据存储数据的原理分类：静态触发器（靠电路状态的自锁存储数据）（本章介绍）动态触发器（通过在MOS管栅极输入电容上存储电荷来存储数据）,5.2 SR锁存器(Set-Reset Latc
2、h)一、用或非门组成的锁存器,复位端,置位端,用或非门组成的锁存器,高电平有效,SR锁存器：各种触发器电路的基本构成部分。,锁存器的特性表,初态,次态,置1,置0,维持,不定,0,1,1,0,1状态,1,0,0,1,0状态,1,1,0,0,0,0,维持,状态变量,二、用与非门组成的锁存器,复位端,置位端,用与非门组成的锁存器,低电平有效,约束条件：SDRD=0,动作特点：任何时刻，输入都能直接改变输出的状态,锁存器的特性表,直接置位、复位锁存器,三、SR锁存器的特点,约束条件：SDRD=0,动作特点：任何时刻，输入都能直接改变输出的状态,直接置位、复位锁存器,直接置位复位锁存器,例5.2.1：
3、,首先回到高电平,5.3 电平触发的触发器,一、电路结构与工作原理,输入控制电路,SR锁存器,1,0,1,时钟信号,电平触发SR触发器（同步SR触发器）,置1,置0,维持,不定,带异步置位、复位端的电平触发SR触发器,异步置位端,异步复位端,正常工作时应使SD和RD处于高电平,异步置位和复位时应使CLK=0,二、电平触发方式的动作特点（1）只有当CLK变为有效电平时，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相应的状态。（2）在CLK=1的全部时间里，S和R状态的变化都可能引起输出状态的改变。在CLK回到0以后，触发器保存的是CLK回到0以前瞬间的状态。,缺点：降低了触发器的抗干
4、扰能力,例5.3.1：已知电平触发SR触发器的输入信号波形，试画出Q和Q端的电压波形。设触发器的初始状态为Q=0.,干扰脉冲,三、电平触发的D触发器（D型锁存器）,特性表,电平触发的D触发器,适应单端输入信号的需要,跟随D变化,保持,三、电平触发的D触发器（续）,1,导通,截止,= D,0,导通,截止,用CMOS传输门组成的电平触发D触发器,透明的D型锁存器,例5.3.2：设触发器的初始状态为Q=0，画出Q和Q端的电压波形。,保存,状态自锁的闭合回路,5.4 脉冲触发的触发器,一、电路结构与工作原理,提高可靠性，要求每个CLK周期输出状态只能改变1次,1 主从SR触发器,开启,1,封锁,翻转,
5、保持,0,封锁,开启,翻转,保持,延迟输出,电路输出状态的变化发生在CLK信号的下降沿。,克服了电平触发器在CLK=1期间多次翻转的问题。,CLK高电平有效的脉冲触发特性,主从SR触发器的特性表,仍需遵守SR=0的约束条件。,状态改变2次,例5.4.1， 设触发器 的初始状态为Q=0.,根据CLK=1期间S和R的状态画出,根据CLK下降沿到达时Qm和Qm的状态画出,2 主从JK触发器,反馈线,CLK=1期间，主触发器只能翻转一次：由于Q和Q接回到输入门上，在Q=0时，主触发器只能接受置1输入信号，在Q=1时，主触发器只能接受置0信号。,翻转,0,1,1,0,1,1,置1,置1,1,0,1,0,
6、置0,置0,(5) 主从JK触发器的特性表,不定,翻转,(6) 具有多输入端的主从JK触发器,例5.4.2，设触发器的初始状态为Q=0.,二、脉冲触发方式的动作特点,分两步动作： 第一步：CLK=1期间，主触发器接收信号，从触发器保持； 第二步：CLK下降沿到来时，“从”按“主”的状态翻转。 所以，输出状态只能改变一次。,主从SR触发器：“主”为同步SR，CLK=1期间，输入信号对“主”都起控制作用。,主从JK触发器：CLK=1期间， “主”只能翻转一次。,主从结构触发器：必须考虑CLK=1期间输入状态的全部变化过程，才能确定CLK下降沿到达时触发器的次态。,例5.4.3，初始状态为Q=0,5
7、.5 边沿触发的触发器,提高可靠性,一、电路结构与工作原理,1 用两个电平触发D触发器组成的边沿触发器,增强抗干扰能力,次态仅取决于CLK信号下降/上升沿到达时刻输入信号的状态,利CMOS传输门组成的边沿触发器,上升沿触发,带有异步置位、复位端的CMOS边沿触发D触发器,边沿触发方式,次态仅取决于CLK信号下降/上升沿到达时输入的逻辑状态提高了抗干扰能力提高了电路的工作可靠性,动作特点：,2 维持阻塞触发器,维持阻塞结构边沿触发SR触发器,置1维持线,置0维持线,置1阻塞线,置0阻塞线,3 利用门电路传输延迟时间的边沿触发器,利用门电路传输延迟时间的边沿触发器,SR锁存器,输入控制门,5.6
8、触发器的逻辑功能及其描述方法,5.6.1 触发器按逻辑功能的分类逻辑功能不同的原因 输入方式不同（单端，双端输入）； 次态（ ）随输入变化的规则不同；几种类型SR触发器JK触发器T触发器D触发器,一、SR触发器,定义,凡在时钟信号作用下，具有如下功能的触发器称为SR触发器,特性方程,状态转换图,符号,二、JK触发器,定义,凡在时钟信号作用下，具有如下功能的触发器称为JK触发器,特性方程,状态转换图,符号,三、T触发器,定义,T=1时，每来一个时钟信号，状态翻转一次；T=0时，时钟信号到达后，状态不变,特性方程,状态转换图,符号,四、D触发器,定义,特性方程,凡在时钟信号作用下，具有如下功能的触
9、发器称为D触发器,状态转换图,符号,五、JK、SR、T触发器的特性比较,JK触发器的逻辑功能最强,将JK触发器用作SR、T触发器,目前生产的触发器定型产品中只有JK触发器和D触发器两类,5.6.2 触发器的电路结构和逻辑功能、触发方式的关系电路结构和逻辑功能 同一种电路结构形式可以接成不同逻辑功能的触发器； 同一逻辑功能的触发器可用不同的电路结构实现； 电路结构和逻辑功能之间不存在固定的对应关系！电路结构和触发方式同步SR结构 电平触发主从SR结构 脉冲触发D触发器结构 边沿触发 维持阻塞结构 边沿触发 门电路传输延迟时间结构 边沿触发 触发方式是由电路结构决定！,5.7 触发器的动态特性,5.7.1 SR锁存器的动态特性一、门电路的平均传输延迟时间二、输入信号宽度 三、传输延迟时间,5.7.2 电平触发SR触发器的动态特性一、输入信号宽度 二、传输延迟时间,5.7.3 主从触发器的动态特性一、建立时间：输入信号先于CLK动作沿到达的时间 二、保持时间,三、传输延迟时间 四、最高时钟频率,5.7.4 维持阻塞触发器的动态特性一、建立时间 二、保持时间,三、传输延迟时间 四、最高时钟频率,触发器结构总结,作业：5.15.25.55.105.115.12,5.165.175.18（去掉C1左边的小三角）5.19 (2,3)5.26,
