第四章 触发器ppt课件.ppt

《第四章 触发器ppt课件.ppt》由会员分享，可在线阅读，更多相关《第四章 触发器ppt课件.ppt（64页珍藏版）》请在三一办公上搜索。

1、,第四章 触发器,Chapter 4 Flip-Flops,第四章 触发器,数字电子技术,4.1,概述,4.1 概述,数字电子技术,数字电路中，有时需要使用具有记忆功能的基本逻辑单元。能够存储1位二值信号（0，1）的基本单元电路统称为触发器。触发器是构成时序逻辑电路的基本电路，是联系组合逻辑电路和时序逻辑电路的桥梁。 一、触发器的两个基本特点： 1、具有两个能自行保持的稳定状态表示逻辑状态的0 和1； 2、根据不同的输入信号可以置成1或0状态。 二、触发器的分类：,4.1 概述,数字电子技术,（一）按电路结构形式不同可分为 基本RS-FF（锁存器） 同步FF（电平触发） 主从FF（脉冲触发）

2、边沿FF（边沿触发） CMOS工艺FF（二）按逻辑功能分 RS、JK、D、T、T等（三）按存储数据的原理不同可分为 静态FF和动态FF,4.2 触发器的电路结构及动作特点,数字电子技术,4.2.1 基本RS触发器（Basic RS Flip-flop）,4.2 触发器的电路结构及动作特点,数字电子技术,一、与非门构成的基本RS触发器,图4.2.1 与非门构成的基本RS-FF的逻辑图,表421 与非门构成的基本RS-FF的真值表（特性表）,保持,0,1,1,1,0,0,1*,1*,置1,置0,不定,注： 和 的0状态同时消失后状态将不定。,4.2 触发器的电路结构及动作特点,数字电子技术,图4.

3、2.2 与非门构成的基本RS-FF的图形符号,例1：已知基本RS-FF中 和 的电压波形如下图所示，试画出Q和 端对应的电压波形（令 ）。,解：,4.2 触发器的电路结构及动作特点,数字电子技术,二、或非门构成的基本RS触发器,图4.2.3 或非门构成的基本RS-FF的逻辑图和图形符号,表422 或非门构成的基本RS-FF的真值表（特性表）,保持,置1,置0,不定,注： 和 的1状态同时消失后状态将不定。,4.2 触发器的电路结构及动作特点,数字电子技术,基本RS触发器的特点： 电路简单，直接置位、复位，操作方便。基本RS触发器经常用于键盘输入、消除开关噪声等场所。,例2：键盘消抖示例,4.2

4、 触发器的电路结构及动作特点,数字电子技术,在数字系统中，为协调各部分的动作，常要求某些触发器于同一时刻动作。为此，必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。通常把这个同步信号叫做时钟脉冲，或称为时钟信号，简称时钟，用CP（Clock Pulse）表示。 同步触发器又称为“钟控触发器”，即时钟控制的电平触发器。,4.2.2 同步触发器（ Synchronous Flip-flop ）,4.2 触发器的电路结构及动作特点,数字电子技术,一、同步RS触发器（一）电路结构与工作原理分析,图4.2.4 同步RS-FF的逻辑图,表423 同步RS-FF的特性表,注：*CP回

5、到低电平后状态不定。,保持,置1,置0,不定,4.2 触发器的电路结构及动作特点,数字电子技术,从同步RS-FF的特性表可知，只有CP=1时，FF输出端的状态才会受输入信号的控制，而且在CP=1时的特性表与基本RS-FF的特性表相同。输入信号同样需要遵守SR=0的约束条件。且由表可得同步RS-FF的特性方程和控制输入端的约束条件如下：,在使用同步RS-FF时，有时还需要在CP信号到来之前将触发器预先置成指定的状态，为此在实用的同步RS-FF电路上往往还设有专门的异步置位输入端和异步复位输入端。其逻辑图和图形符号如下所示。,4.2 触发器的电路结构及动作特点,数字电子技术,图4.2.5 实用同步

6、RS-FF的逻辑图和逻辑符号,CP=0,4.2 触发器的电路结构及动作特点,数字电子技术,（二）动作特点 同步RS-FF的动作特点：在CP=1的全部时间里S和R的变化都将引起FF输出端状态的变化。由此可知，若在CP=1的期间内输入信号发生多次变化，则FF的状态也会发生多次翻转，这就降低了电路的抗干扰能力。,4.2 触发器的电路结构及动作特点,数字电子技术,解：,例2：已知同步RS-FF的CP、S、R的波形，且 , 试画出Q、 的波形。,4.2 触发器的电路结构及动作特点,数字电子技术,二、同步D触发器 为了从根本上避免同步RS触发器R、S同时为1的情况出现，可以在R和S之间接一非门。这种单输入

7、的FF叫做同步D触发器（又称D锁存器），其逻辑图和特性表如下所示：,图4.2.6 同步D-FF的逻辑图,表424 同步D-FF的特性表,4.2 触发器的电路结构及动作特点,数字电子技术,图4.2.7 同步D-FF的惯用符号和国标符号,由特性表可得同步D-FF的特性方程为：,4.2 触发器的电路结构及动作特点,数字电子技术,同步D-FF的逻辑功能是：CP到来时（CP=1），将输入数据D存入触发器，CP过后（CP=0），触发器保存该数据不变，直到下一个CP到来时，才将新的数据存入触发器而改变原存数据。 正常工作时要求CP=1期间D端数据保持不变。,三、同步JK触发器 同步JK-FF解决了同步RS-

8、FF输入控制端S=R=1时触发器的新状态不确定的问题。JK-FF的J端相当于置“1”（S）端，K端相当于置“0”（R）端。,4.2 触发器的电路结构及动作特点,数字电子技术,图4.2.8 同步JK-FF的逻辑图,表425 同步JK-FF的特性表,TCPH3tpd,4.2 触发器的电路结构及动作特点,数字电子技术,图4.2.9 同步JK-FF的惯用符号和国标符号,由同步JK-FF的特性表可知：,2、当J=K=1时， ，触发器处于翻转状态，其余情况同同步RS-FF一样。,1、同步JK-FF的特性方程为：,4.2 触发器的电路结构及动作特点,数字电子技术,图4.2.10 同步T-FF的逻辑图,表42

9、6 同步T-FF的特性表,四、同步T和T触发器 将JK-FF的J端和K端连在一起，即得到T触发器，其逻辑图和特性表如下所示：,J=K=T,若将T输入端恒接高电平，则成为T触发器。 T-FF的特性方程为：,4.2 触发器的电路结构及动作特点,数字电子技术,图4.2.11 同步T-FF的惯用符号和国标符号,由同步T-FF的特性表或将J=K=T代入JK-FF的特性方程可得同步T-FF的特性方程为：,4.2 触发器的电路结构及动作特点,数字电子技术,五、同步触发器的空翻现象,（一）同步触发器的触发方式 上述四种功能的同步触发器均属于电平触发方式。电平触发方式有高电平触发和低电平触发两种。（二）同步触发

10、器的空翻 在同步触发器CP为高电平期间，输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图所示：,同步D-FF的空翻现象,4.2 触发器的电路结构及动作特点,数字电子技术,这种在CP为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为触发器的空翻。 由于空翻问题，同步触发器只能用于数据的锁存，而不能实现计数、移位、存储等功能。为了克服空翻，又产生了无空翻的主从触发器和边沿触发器等新的触发器结构形式。,4.2 触发器的电路结构及动作特点,数字电子技术,4.2.3 主从触发器（ Master-slave Flip-flop ）,为了提高触发器工作的可靠性，希望在每个CP周期

11、里输出端的状态只改变一次。为此，在同步触发器的基础上又设计出了主从结构的触发器。,主从触发器的结构特点： 前后由主、从两级触发器级联组成 主、从两级触发器的时钟相位相反,4.2 触发器的电路结构及动作特点,数字电子技术,一、主从RS-FF,（一）电路结构与工作原理 主从RS触发器由两个同样的同步RS触发器组成，但它们的时钟信号相位相反。其结构框图和图形符号如下所示：,图4.2.12 主从RS-FF的结构框图和图形符号,4.2 触发器的电路结构及动作特点,数字电子技术,图4.2.13 主从RS-FF的逻辑图,表427 主从RS-FF的特性表,4.2 触发器的电路结构及动作特点,数字电子技术,（二

12、）动作特点 （1）主从RS-FF的翻转分两步动作：,从同步RS触发器到主从RS触发器这一演变，克服了CP=1期间触发器输出状态可多次翻转的问题。但由于主触发器本身仍是一个同步RS触发器，所以在CP=1期间 和 状态仍然会随S、R状态的变化而多次变化，而且仍需遵守约束条件 ，且其特性方程仍为：,第一步，在CP=1期间主触发器接收输入S、R的信号，被置成相应的状态；,第二步，CP下降沿到来时，从触发器按主触发器的状态翻转，Q， 端状态的改变发生在CP的下降沿。,4.2 触发器的电路结构及动作特点,数字电子技术,（2）在CP=1的全部时间里，S、R均对主触发器起控制作用，所以必须考虑整个CP=1期间

13、里输入信号的变化过程才能确定触发器的状态。 例：在下图所示的主从RS触发器电路中，若CP、S、R的电压波形如图所示，试求Q和 端的电压波形，设 。,4.2 触发器的电路结构及动作特点,数字电子技术,主从RS-FF波形图,主触发器,从触发器,4.2 触发器的电路结构及动作特点,数字电子技术,二、主从D-FF,图4.2.14 主从D-FF的结构框图、惯用符号和国标符号,其特性方程仍为：,下降沿有效,4.2 触发器的电路结构及动作特点,数字电子技术,三、主从JK-FF,图4.2.15 主从JK-FF的逻辑图,表428 主从JK-FF的特性表,S,R,4.2 触发器的电路结构及动作特点,数字电子技术,

14、图4.2.16 主从JK-FF的惯用符号和国标符号,由特性表可知，其特性方程仍为:,【例1】在下图所示的主从JK触发器电路中，若CP、J、K的电压波形如图所示,试求Q和 端的电压波形,设 。,4.2 触发器的电路结构及动作特点,数字电子技术,注：在CP=1期间，J、K信号均未发生改变。,4.2 触发器的电路结构及动作特点,数字电子技术,【例2】下图示出了CP、J、K信号的波形，波形强调了CP=1期间J、K是变化的。试分析三个时钟CP作用期间主、从触发器的输出变化规律。,（二）主从JF-FF的一次变化现象,主从JF-FF的一次变化现象是指：在CP=1期间，即便J、K输入信号有多次改变，主从JF-

15、FF的的主触发器的状态仅仅只会改变一次。,4.2 触发器的电路结构及动作特点,数字电子技术,主从JK-FF的一次变化现象示例,4.2 触发器的电路结构及动作特点,数字电子技术,主从JK触发器的一次变化现象说明触发器在CP作用期间对J、K的变化是敏感的。干扰信号是造成J、K变化的重要原因。在CP作用期间，干扰信号相当于窄脉冲作用于J或K端，引起主触发器状态改变，主触发器记忆了干扰信号，使得主从JK触发器抗干扰能力变差。 从本小节可知： 1、主从触发器状态的改变是在CP下降沿完成的，因而这种结构无空翻现象； 2、主从触发器在CP=1期间无法抗干扰，为克服这一缺点，又出现了边沿触发器。,4.2 触发

16、器的电路结构及动作特点,数字电子技术,4.2.4 边沿触发器（ Edge-triggered Flip-flop ）,为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CP信号下降沿（或上升沿）到达时刻输入信号的状态。为实现这一设想，人们研制了各种边沿触发器，如： 维持阻塞正边沿RS触发器 维持阻塞正边沿D触发器 利用传输延迟时间的负边沿JK触发器 利用CMOS传输门的上边沿D触发器 利用CMOS传输门的上边沿JK触发器,4.2 触发器的电路结构及动作特点,数字电子技术,一、维持阻塞结构正边沿RS触发器,置1维持线,置0阻塞线,置1阻塞线,置0维持线,4.2 触发器的电路结构及

17、动作特点,数字电子技术,二、维持阻塞正边沿D触发器,4.2 触发器的电路结构及动作特点,数字电子技术,图4.2.19 维持阻塞正边沿D触发器惯用符号和国标符号,其中： 具有异步“置1”功能； 具有异步“置0”功能。,由分析可知，维持阻塞正边沿D触发器的特性方程仍为： 。集成维持阻塞D触发器有7474、74H74、74S74、74LS74等，它们均为双D触发器。,4.2 触发器的电路结构及动作特点,数字电子技术,例：已知维持阻塞正边沿D触发器的CP、 、 、D信号波形如下，试画出Q的波形（令 ）。,4.2 触发器的电路结构及动作特点,数字电子技术,三、利用传输延迟时间的负边沿JK触发器,图4.2

18、.20 利用传输延迟时间的负边沿JK触发器逻辑图,RS触发器，其翻转时间小于门G7、G8的传输延迟时间,4.2 触发器的电路结构及动作特点,数字电子技术,由分析可知，利用传输延迟时间的负边JK沿触发器的特性方程仍为： 。属于这种类型的集成触发器常用的型号为双JK触发器74S112、74LS112。,利用传输延迟时间的负边沿JK触发器逻辑符号,4.2 触发器的电路结构及动作特点,数字电子技术,例：已知负边沿JK触发器的CP、 、 、J、K信号波形如下，试画出Q的波形（令 ）。,4.2 触发器的电路结构及动作特点,数字电子技术,从本小节可知： 边沿触发器的共同特点是：触发器的状态仅取决于CP信号的

19、上升或下降沿到达时的输入的逻辑状态。这一特点有效的提高了触发器的抗干扰能力，因而也提高了电路工作的可靠性。,四、利用CMOS传输门的上边沿D触发器 因为这种结构的触发器结构上与主从触发器相似，有时也称为CMOS主从D触发器。其电路结构图如下图所示：,4.2 触发器的电路结构及动作特点,数字电子技术,图4.2.21 利用CMOS传输门的上边沿D触发器逻辑图,4.2 触发器的电路结构及动作特点,数字电子技术,对上图稍加改变，用或非门取代反相器，加进置位、复位端，则成为具有异步置位、复位端的CMOS上边沿D触发器，如图所示：,图4.2.22 具有异步置位、复位端的上边沿D触发器逻辑图,4.2 触发器

20、的电路结构及动作特点,数字电子技术,双D触发器CD4013（CC4013）就是这样的触发器，其功能表和逻辑符号如下所示：,表429 CD4013功能表,图4.2.23 CD4013图形符号,4.2 触发器的电路结构及动作特点,数字电子技术,五、利用CMOS传输门的上边沿JK触发器 CMOS边沿JK触发器是在D触发器的基础上增加转换电路而成，如图所示：,图4.2.24 利用CMOS传输门的上边沿JK触发器逻辑图,4.2 触发器的电路结构及动作特点,数字电子技术,双JK触发器CD4027(CC4027)就是以该电路为主干，其功能表和惯用符号如下：,表4210 CD4027功能表,图4.2.25 C

21、D4027图形符号,4.2 触发器的电路结构及动作特点,数字电子技术,按逻辑功能的不同，钟控触发器可分为： RS D JK T T,描述触发器逻辑功能的方法有： 特性表 特性（征）方程 状态转换图,4.2 触发器的电路结构及动作特点,数字电子技术,一、RS触发器 凡在时钟信号作用下逻辑功能符合下表的逻辑功能者，均叫做RS触发器。,4.3.1 触发器按逻辑功能的分类与描述,表431 RS触发器特性表,RS触发器特性（征）方程,图4.3.1 RS触发器的状态转换图,4.2 触发器的电路结构及动作特点,数字电子技术,二、D触发器 凡在时钟信号作用下逻辑功能符合下表的逻辑功能者，均叫做D触发器。,表4

22、32 D触发器特性表,D触发器特性（征）方程,图4.3.2 D触发器的状态转换图,4.2 触发器的电路结构及动作特点,数字电子技术,三、JK触发器 凡在时钟信号作用下逻辑功能符合下表的逻辑功能者，均叫做JK触发器。,表433 JK触发器特性表,JK触发器特性（征）方程,图4.3.3 JK触发器的状态转换图,四、T 触发器 T触发器的逻辑功能是：当T=1时，每来一个CP信号其状态就翻转一次；而当T=0时，CP信号到达后其状态保持不变。,4.2 触发器的电路结构及动作特点,数字电子技术,表434 T触发器特性表,T触发器特性（征）方程,图4.3.4 T触发器的状态转换图,在触发器的定型产品中并没有

23、专门的T触发器，而是将JK触发器的J、K输入端连在一起作为T端，若 (接高电平)，则有 ，即每次CP信号作用后触发器必发生翻转，这种触发器称为 触发器。,4.2 触发器的电路结构及动作特点,数字电子技术,表435 T触发器特性表,T触发器特性（征）方程,图4.3.4 T触发器的状态转换图,五、 触发器,4.2 触发器的电路结构及动作特点,数字电子技术,4.3.2 触发器电路结构与逻辑功能的关系,逻辑功能：着重次态、现态及输入信号之间的逻辑关系，可用特性表、特性方程或状态转换图给出，按逻辑功能的不同，可将触发器分为：RS、D、JK、T和T触发器等类型。 而电路结构形式着重于动作特点。按电路结构形

24、式的不同可将触发器分为：基本RS、同步、主从、边沿触发器等。,同一逻辑功能的触发器可以用不同的电路结构实现；同一电路结构可以做成不同逻辑功能的触发器。,4.2 触发器的电路结构及动作特点,数字电子技术,4.3.3 不同触发器之间的转换,图4.3.5 D-FF转换为JK-FF的转换图,4.2 触发器的电路结构及动作特点,数字电子技术,图4.3.6 K-FF转换为D-FF的转换图,4.2 触发器的电路结构及动作特点,数字电子技术,例1：CMOS主从D-FF CC4013组成图4.4.1(a)所示电路。CP为方波，其周期远大于电路中RC的乘积。分析在CP作用下，电路输出Q怎样变化？若已知 ，试画出Q

25、端的波形，并标明有关参数。（已知VDD=+5V,反相器的阈值电压为2.5V）。,图4.4.1(a) 例1图,图4.4.1(b) 例1波形图,数字电子技术,本章小结,例2：试用触发器设计一个单脉冲发生器。 用JK-FF设计的单脉冲发生器电路逻辑图如下：,图4.4.2 例2图,单脉冲发生器的特点：每按动一次开关，只产生一个脉冲，脉冲宽度与按动开关的时间长短无关，每次产生的脉冲宽度为一个时钟周期。,数字电子技术,本章小结,数字电子技术,Preview:,预习,Chapter 7,习题练习,数字电子技术,本章习题（必做）：4.5, 4.8, 4.10, 4.11, 4.12, 4.14, 4.15, 4.17,4.20,4.21 R.P.Jain: p187-p190, selective p234-p236, selective,