通信原理实验大全(完整版)(DOC38页).doc

《通信原理实验大全(完整版)(DOC38页).doc》由会员分享，可在线阅读，更多相关《通信原理实验大全(完整版)(DOC38页).doc（38页珍藏版）》请在三一办公上搜索。

1、通 信 实 验 指 导 书 电气信息工程学院目 录实验一 AM调制与解调实验 1实验二 FM调制与解调实验5实验三 ASK调制与解调实验 8实验四 FSK调制与解调实验 11实验五 时分复用数字基带传输 14实验六 光纤传输实验 19实验七 模拟锁相环与载波同步 27实验八 数字锁相环与位同步 32实验一 AM调制与解调实验一、实验目的 理解AM调制方法与解调方法。二、实验原理本实验中AM调制方法：原始调制信号为1.5V直流1KHZ正弦交流信号，载波为20KHZ正弦交流信号，两者通过相乘器实现调制过程。本实验中AM解调方法：非相干解调（包络检波法）。三、实验所需部件调制板、解调板、示波器、计算

2、机（数据采集设备）。四、实验步骤1. 熟悉实验所需部件。2. 按下图接线。3. 用示波器（或计算机）分别测出上图所示的几个点的波形，并绘制于下面各图中。4. 结合上述实验结果深入理解AM调制方法与解调方法。实验一参考结果实验二 FM调制与解调实验一、实验目的 理解FM调制方法与解调方法。二、实验原理本实验中FM调制方法：原始调制信号为2KHZ正弦交流信号，让其通过V/F（电压/频率转换，即VCO压控振荡器）实现调制过程。本实验中FM解调方法：鉴频法（电容鉴频包络检波低通滤波）三、实验所需部件调制板、解调板、示波器、计算机（数据采集设备）。四、实验步骤1. 熟悉实验所需部件。2. 按下图接线。3

3、. 用示波器（或计算机）分别测出上图所示的几个点的波形，并绘制于下面各图中。4. 结合上述实验结果深入理解FM调制方法与解调方法。实验二参考结果实验三 ASK调制与解调实验一、实验目的 理解ASK调制方法与解调方法。二、实验原理本实验中ASK调制方法：键控法（原始数字信号采用250HZ方波信号代替，载波为2KHZ正弦交流信号，利用方波信号切换开关电路实现调制过程。本实验中ASK解调方法：非相干解调（包络检波法）。三、实验所需部件调制板、解调板、示波器、计算机（数据采集设备）。四、实验步骤1. 熟悉实验所需部件。2. 按下图接线。3. 用示波器（或计算机）分别测出上图所示的几个点的波形，并绘制于

4、下面各图中。4. 结合上述实验结果深入理解ASK调制方法与解调方法。实验三参考结果实验四 FSK调制与解调实验一、实验目的 理解FSK调制方法与解调方法。二、实验原理本实验中FSK调制方法：键控法（原始数字信号采用250HZ方波信号代替，载波分别为2KHZ和1KHZ正弦交流信号，利用方波信号切换开关电路实现调制过程。本实验中FSK解调方法：PLL电路+低通滤波抽样判决器。三、实验所需部件调制板、解调板、示波器、计算机（数据采集设备）。四、实验步骤1. 熟悉实验所需部件。2. 按下图接线。3. 用示波器（或计算机）分别测出上图所示的几个点的波形，并绘制于下面各图中。4. 结合上述实验结果深入理解

5、FSK调制方法与解调方法。实验四参考结果实验五 时分复用数字基带传输一、实验目的 掌握时分复用数字基带通信系统的基本原理及数字信号传输过程。 二、实验原理本实验用数字信源模块、数字终端模块、位同步模块及帧同步模块连成一个理想信道时分复用数字基带通信系统，使系统正常工作。用示波器观察分接后的数据信号、用于数据分接的帧同步信号、位同步信号。三、实验所需部件调制板、解调板、示波器、计算机（数据采集设备）。四、实验步骤1、熟悉实验所需部件。2、按下图接线。3、用示波器（或计算机）分别测出上图所示的几个点的波形，并绘制于下面各图中。4、 结合上述实验结果深入理解PCM调制方法与解调方法。实验五 参考结果

6、实验六 光纤传输实验一、实验目的 掌握抽样定理，了解时分复用原理，了解光纤的基本原理及传输过程。二、实验原理本实验用PCM调制及解调板、光通信发射及接收板、光纤通信模块组成音乐光纤传输通信系统，使系统正常工作。用示波器观察各测试信号。三、实验所需部件调制板、解调板、发射板、接收板、光纤通信模块、示波器、计算机（数据采集设备）。四、实验步骤1、熟悉实验所需部件。2、按下图接线。3、 用示波器（或计算机）分别测出上图所示的几个点的波形，并绘制于下面各图中。4、 结合上述实验结果深入理解光纤传输方法。实验六 参考结果实验七 模拟锁相环与载波同步一、实验目的掌握模拟锁相环的工作原理，以及环路的锁定状态

7、、失锁状态、同步带、捕捉带等基本概念。掌握用平方环法从2DPSK信号中提取相干载波的原理及模拟锁相环的设计方法。了解相干载波相位模糊现象产生的原因。二、实验原理通信系统中常用平方环或同相正交环（科斯塔斯环）从2DPSK信号中提取相干载波。本实验系统的载波同步提取模块用平方环，原理方框图如图7-1所示。模块内部使用+5V、+12V、-12V电压，所需的2DPSK输入信号已在实验电路板上与数字调制单元2DPSK输出信号连在一起。图7-1 载波同步方框图 本模块上有以下测试点及输入输出点： MU平方器输出测试点，VP-P1V VCOVCO输出信号测试点，VP-P0.2V Ud鉴相器输出信号测试点 C

8、AR-OUT相干载波信号输出点/测试点 图7-1中各单元与电路板上主要元器件的对应关系如下： 平方器U25：模拟乘法器MC1496 鉴相器U23：模拟乘法器MC1496；U24：运放UA741 环路滤波器电阻R25、R68；电容C11 压控振荡器CRY2：晶体；N3、N4：三极管3DG6 放大整形N5、N6：3DG6；U26:A：74HC04 2U27：D触发器7474 移相器U28：单稳态触发器7474 滤波器电感L2；电容C30 下面介绍模拟锁相环原理及平方环载波同步原理。锁相环由鉴相器（PD）、环路滤波器（LF）及压控振荡器（VCO）组成，如图7-2所示。图7-2 锁相环方框图 模拟锁相

9、环中，PD是一个模拟乘法器，LF是一个有源或无源低通滤波器。锁相环路是一个相位负反馈系统，PD检测ui(t)与uo(t)之间的相位误差并进行运算形成误差电压ud(t)，LF用来滤除乘法器输出的高频分量（包括和频及其他的高频噪声）形成控制电压uc(t)，在uc(t)的作用下、uo(t)的相位向ui(t)的相位靠近。设ui(t)=Uisinit+i(t)，uo(t)=Uocosit+o(t)，则ud(t)=Udsine(t)，e(t)=i(t)-o(t)，故模拟锁相环的PD是一个正弦PD。设uc(t)=ud(t)F(P)，F(P)为LF的传输算子，VCO的压控灵敏度为K o，则环路的数学模型如图7

10、-3所示。图7-3 模拟环数学模型 当时，令Kd=Ud为PD的线性化鉴相灵敏度、单位为V/rad，则环路线性化数学模型如图7-4所示。图7-4 环路线性化数学模型 由上述数学模型进行数学分析，可得到以下重要结论： 当ui(t)是固定频率正弦信号(i(t)为常数)时，在环路的作用下，VCO输出信号频率可以由固有振荡频率o（即环路无输入信号、环路对VCO无控制作用时VCO的振荡频率），变化到输入信号频率i，此时o(t)也是一个常数，ud(t)、uc(t)都为直流。我们称此为环路的锁定状态。定义o=i-o为环路固有频差，p表示环路的捕捉带，H表示环路的同步带，模拟锁相环中pH。当|o|P时，环路可以

11、进入锁定状态。当|o|P时，环路不能进入锁定状态，环路锁定后若o发生变化使|o|H，环路不能保持锁定状态。这两种情况下，环路都将处于失锁状态。失锁状态下ud(t)是一个上下不对称的差拍电压，当io，ud(t)是上宽下窄的差拍电压；反之ud(t)是一个下宽上窄的差拍电压。 环路对i(t)呈低通特性，即环路可以将i(t)中的低频成分传递到输出端，i(t)中的高频成分被环路滤除。或者说，o(t)中只含有i(t)的低频成分，i(t)中的高频成分变成了相位误差e(t)。所以当ui(t)是调角信号时，环路对ui(t)等效为一个带通滤波器，离i较远的频率成分将被环路滤掉。 环路自然谐振频率n及阻尼系数(具体

12、公式在下文中给出)是两个重要参数。n越小，环路的低通特性截止频率越小、等效带通滤波器的带宽越窄；越大，环路稳定性越好。 当环路输入端有噪声时，i(t)将发生抖动，n越小，环路滤除噪声的能力越强。实验一中的电荷泵锁相环4046的性能与模拟环相似，所以它可以将一个周期不恒定的信号变为一个等周期信号。对2DPSK信号进行平方处理后得，此信号中只含有直流和2c频率成分，理论上对此信号再进行隔直流和二分频处理就可得到相干载波。锁相环似乎是多余的，当然并非如此。实际工程中考虑到下述问题必须用锁相环： 平方电路不理想，其输出信号幅度随数字基带信号变化，不是一个标准的二倍频正弦信号。即平方电路输出信号频谱中还

13、有其它频率成分，必须滤除。 接收机收到的2DPSK信号中含有噪声（本实验系统为理想信道，无噪声），因而平方电路输出信号中也含有噪声，必须用一个窄带滤波器滤除噪声。 锁相环对输入电压信号和噪声相当于一个带通滤波器，我们可以选择适当的环路参数使带通滤波器带宽足够小。 对于本模拟环，n、环路等效噪声带宽BL及等效带通滤波器的品质因数的计算公式如下： 式中fo=4.433106（HZ），等于载频的两倍。 设计环路时通过测量得到Kd、Ko，一般选值为0.51，根据任务要求选定n后即可求得环路滤波器的元件值。当固有频差为0时，模拟环输出信号的相位超前输入相位90，必须对除2电路输出信号进行移相才能得到相干

14、载波。移相电路由两个单稳态触发器U28:A和U28:B构成。U28:A被设置为上升沿触发，U28:B为下降沿触发，故改变U28:A输出信号的宽度即可改变U28:B输出信号的相位，从而改变相干载波的相位。此移相电路的移相范围小于90。在锁定状态下微调C34也会改变输出信号与输入信号的相位关系（为什么，请思考）。可对相干载波的相位模糊作如下解释。在数学上对cos2ct进行除2运算的结果是cosct或-cosct。实际电路也决定了相干载波可能有两个相反的相位，因二分频器的初始状态可以为“0”也可以是“1”。三、实验所需部件数字信源单元、数字调制单元和载波同步单元。四、实验步骤 环路锁定时ud为直流、

15、环路输入信号频率等于反馈信号频率（此锁相环中即等于VCO信号频率）。环路失锁时ud为差拍电压，环路输入信号频率与反馈信号频率不相等。本环路输入信号频率等于2DPSK载频的两倍，即等于调制单元CAR信号频率的两倍。环路锁定时VCO信号频率等于CAR-OUT信号频率的两倍。所以环路锁定时调制单元的CAR和载波同步单元的CAR-OUT频率完全相等。根据上述特点可判断环路的工作状态，具体实验步骤如下：（1）观察锁定状态与失锁状态打开电源后用示波器观察ud，若ud为直流，则调节载波同步模块上的可变电容C34，ud随C34减小而减小，随C34增大而增大（为什么？请思考），这说明环路处于锁定状态。用示波器同

16、时观察调制单元的CAR和载波同步单元的CAR-OUT，可以看到两个信号频率相等。若有频率计则可分别测量CAR和CAR-OUT频率。在锁定状态下，向某一方向变化C34，可使ud由直流变为交流，CAR和CAR-OUT频率不再相等，环路由锁定状态变为失锁。接通电源后ud也可能是差拍信号，表示环路已处于失锁状态。失锁时ud的最大值和最小值就是锁定状态下ud的变化范围（对应于环路的同步范围）。环路处于失锁状态时，CAR和CAR-OUT频率不相等。调节C34使ud的差拍频率降低，当频率降低到某一程度时ud会突然变成直流，环路由失锁状态变为锁定状态。（2）测量同步带与捕捉带环路处于锁定状态后，慢慢增大C34

17、，使ud增大到锁定状态下的最大值ud1（此值不大于+12V）；继续增大C34，ud变为交流（上宽下窄的周期信号），环路失锁。再反向调节减小C34，ud的频率逐渐变低，不对称程度越来越大，直至变为直流。记环路刚刚由失锁状态进入锁定状态时鉴相器输出电压为ud2；继续减小C34，使ud减小到锁定状态下的最小值ud3；再继续减小C34，ud变为交流（下宽上窄的周期信号），环路再次失锁。然后反向增大C34，记环路刚刚由失锁状态进入锁定状态时鉴相器输出电压为ud4。令V1=ud1- ud3，V2=ud2- ud4，它们分别为同步范围内及捕捉范围内环路控制电压的变化范围，可以发现V1V2。设VCO的灵敏度为

18、K0(HZ/V)，则环路同步带fH及捕捉带fP分别为：fH =K0V1/2 ，fP =K0V2/2 。应说明的是，由于VCO是晶体压控振荡器，它的频率变化范围比较小，调节C34时环路可能只能从一个方向由锁定状态变化到失锁状态，此时可用fH =K0(ud1-6）或fH =K0(6-ud3）、fP =K0(ud2-6）或fP =K0(6-ud4）来计算同步带和捕捉带，式中6为ud变化范围的中值（单位：V）。作上述观察时应注意： ud差拍频率低但幅度大，而CAR和CAR-OUT的频率高但幅度很小，用示波器观察这些信号时应注意幅度旋钮和频率旋钮的调整。 失锁时，CAR和CAR-OUT频率不相等，但当频

19、差较大时，在鉴相器输出端电容的作用下，ud幅度较小。此时向某一方向改变C34，可使ud幅度逐步变大、频率逐步减小、最后变为直流，环路进入锁定状态。 环路锁定时，ud不是一个纯净的直流信号，在直流电平上叠加有一个很小的交流信号。这种现象是由于环路输入信号不是一个纯净的正弦信号所造成的。 4. 观察环路的捕捉过程 先使环路处于失锁定状态，慢慢调节C34，使环路刚刚进入锁定状态后，关闭电源开关，然后再打开电源，用示波器观察ud，可以发现ud由差拍信号变为直流的变化瞬态过程。ud的这种变化表示了环路的捕捉过程。 5. 观察相干载波相位模糊现象使环路锁定，用示波器同时观察调制单元的CAR和载波同步单元的

20、CAR-OUT信号，调节电位器P1或微调电容C34使两者成为反相或同相。反复断开、接通电源可以发现这两个信号有时同相、有时反相。五、实验报告要求1. 总结锁相环锁定状态及失锁状态的特点。2. 设K0=18 HZ/V ，根据实验结果计算环路同步带fH及捕捉带fP 。3. 由公式及计算环路参数n和，式中 Kd=6 V/rad，Ko=218 rad/s.v，R25=2104 W，R68=5103 W，C11=2.210-6 F 。（fn=n/2应远小于码速率，应大于0.5)。4. 总结用平方环提取相干载波的原理及相位模糊现象产生的原因。5. 设VCO固有振荡频率f0 不变，环路输入信号频率可以改变，

21、试拟订测量环路同步带及捕捉带的步骤。实验八 数字锁相环与位同步一、实验目的 掌握数字锁相环工作原理以及触发式数字锁相环的快速捕获原理。掌握用数字环提取位同步信号的原理及对信息代码的要求。掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。二、实验原理 可用窄带带通滤波器，锁相环来提取位同步信号。实验一中用模数混合锁相环（电荷泵锁相环）提取位同步信号，它要求输入信号是一个准周期数字信号。实验三中的模拟环也可以提取位同步信号，它要求输入准周期正弦信号。本实验使用数字锁相环提取位同步信号，它不要求输入信号一定是周期信号或准周期信号，其工作频率低于模数环和模拟环。用于提取位同步信号的数

22、字环有超前滞后型数字环和触发器型数字环，此实验系统中的位同步提取模块用的是触发器型数字环，它具有捕捉时间短、抗噪能力强等特点。位同步模块原理框图如图8-1所示。其内部仅使用+5V电压。图8-1 位同步器方框图位同步模块有以下测试点及输入输出点： S-IN基带信号输入点/测试点（2个） BS-OUT位同步信号输出点/测试点（3个） 图8-1中各单元与电路板上元器件的对应关系如下： 晶振CRY3：晶体；U39：7404 控制器U48：或门7432；U41：计数器74190 鉴相器U40：D触发器7474 量化器U45：可编程计数器8254 数字环路滤波器由软件完成 数控振荡U46、U45：8254

23、 脉冲展宽器U47：单稳态触发器74123 位同步器由控制器、数字锁相环及脉冲展宽器组成，数字锁相环包括数字鉴相器、量化器、数字环路滤波器、数控振荡器等单元。 下面介绍位同步器的工作原理。 数字锁相环是一个单片机系统，主要器件是单片机89C51及可编程计数器8254。环路中使用了两片8254，共六个计数器，分别表示为8254A0、8254A1、8254A2、8254B0、8254B1、8254B2。它们分别工作在M0、M1、M2三种工作模式。M0为计数中断方式，M1为单稳方式，M2为分频方式。除地址线、数据线外，每个8254芯片还有时钟输入端C、门控信号输入端G和输出端O。数字鉴相器电原理图及

24、波形图如图8-2（a）、图8-2（b）所示。输出信号宽度正比于信号ui及uo上升沿之间的相位差，最大值为ui的码元宽度。称此鉴相器为触发器型鉴相器，称包含有触发器型鉴相器的数字环路为触发器型数字锁相环。图8-2 数字鉴相器量化器把相位误差变为多进制数字信号，它由工作于M0方式、计数常数为N0的8254 B2完成（N0为量化级数，此处N0=52）。ud作为8254B2的门控信号，ud为高电平时8254B2进行减计数，ud为低电平时禁止计数，计数结束后从8254B2读得的数字为 Nd= N0-Nd （8-1）式中Nd为ud脉冲宽度的量化值（下面用量化值表示脉冲宽度和时间间隔），N0Nd，读数结束后

25、再给8254B2写入计数常数N0。读数时刻由8254A2控制，它工作在M1模式，计数常数为N0，ui作为门控信号。一个ui脉冲使8254A2产生一个宽度为N0的负脉冲，倒相后变为正脉冲送到89C51的端，而89C51的外中断1被设置为负跳变中断申请方式。由于8254A2产生的脉冲宽度不小于ud脉冲宽度且它们的前沿处于同一时刻，所以可以确保中断申请后对8254B2读数时它已停止计数。 数字环路滤波器由软件完成。可采用许多种软件算法，一种简单有效的方法是对一组N0作平均处理。设无噪声时环路锁定后ui与uo的相位差为N0/2，则在噪声的作用下，锁定时的相位误差可能大于N0/2也可能小于N0/2。这两

26、种情况出现的概率相同，所以平均处理可以减小噪声的影响，m个Nd值的平均值为（8-2）数字滤波器的输出为 Nc = No / 2 + Nd(8-3）数控振荡器由四个8254计数器及一些门电路构成，其原理框图如图8-3所示，图中已注明了各个计数器的工作方式和计数常数。 以下分析环路的锁定状态及捕捉过程，此时不考虑噪声的影响。图8-3 数控振荡器 环路开始工作时，软件使8254B0和8254B1输出高电平，从而使8254A1处于计数工作状态、8254B1处于停止计数状态，G6处于开启状态，8254A1输出一个周期为N0的周期信号。若环路处于锁定状态，则Nd=N0/2，由式（8-1）及式（8-2）得N

27、d=N0/2。此时89c51的P1.4口不输出触发脉冲，8254A0输出端仍保持初始化时的高电平，从而使8254B0的门控端G保持低电平、输出端O保持高电平。这样可保持8254A1、8254B1的工作状态不变、环路仍处于锁定状态。若环路失锁，则NdN0/2，NdN0/2，P1.4口输出一个正脉冲u2，在u2作用下，8254A0输出一个宽度为N0的负脉冲，倒相后变为正脉冲u3送给与门G2。G2的另一个输入信号u1来自8254A1。在G1输出的宽度为N 0的正脉冲持续时间内，8254A1一定有（也只有）一个负脉冲信号输入，此负脉冲经G4倒相后与G1输出的正脉冲相与后给8254B0的G端送一个触发信

28、号u4。在u4的作用下，8254B0输出一个宽度为N0-2的负脉冲。在这段时间内，8254A1停止计数工作，8254B1进行减计数且在此时间内的最后一个时钟周期输出一个负脉冲。8254B0输出的负脉冲的后沿重新启动8254A1，使它重新作N0分频。设m=1，上述过程的有关波形如图8-4所示，图中uO为环路锁定状态下数控振荡器的输出信号。由图8-4可见，不管失锁时相位误差多少（不会大于N0），只要对数控振荡器作一次调整，就可使环路进入锁定状态，从而实现快速捕捉。 程序流程如图8-5所示，输入信号ui使IE1置“1”，且使8254B2计数，对IE1进行位操作时又使之置“0”。由于量化误差，故当Nd

29、为N02，N0/21或N0/21时，环路皆处于锁定状态，不对数控振荡器进行调整。程序中令m=16，进行16次鉴相后做一次平均运算，若发现环路失锁，则对数控振荡器进行一次调整。 控制器的作用是保证每次对8254B2进行读操作之前鉴相器只输出一个正脉冲，它由或门7432（U5:B）及16分频器74190（U13）组成。图8-4 捕获过程波形 当数字环输入信号的码速率与数控振荡器的固有频率完全相同时，环路锁定后输入信号与反馈信号（即位同步信号）的相位关系是固定的且符合抽样判决器的要求（当然开环时它们的相位误差也是固定的，但不符合抽样判决器的要求）。输入信号码速率决定于发送端的时钟频率，数控振荡器固有

30、频率决定于位同步器的时钟频率和数控振荡器固有分频比。由于时钟信号频率稳定度是有限的，故这两个时钟信号的频率不可能完全相同，因此锁相环输入信号码速率与数控振荡器固有频率不可能完全相等（即环路固有频差不为0）。数字环位同步器是一个离散同步器，只有当输入信号的电平发生跳变时才可能对输入信号的相位和反馈信号的相位进行比较从而调整反馈信号的相位，在两次相位调整的时间间隔内，反馈信号的相位相对于输入信号的相位是变化的，即数字环位同步器提取的位同步信号的相位是抖动的，即使输入信号无噪声也是如此。图8-5 锁相环程序流程 显然，收发时钟频率稳定度越高，数字环的固有频差就越小，提取的位同步信号的相位抖动范围越小

31、。反之，对同步信号的相位抖动要求越严格，则收发时钟的频率稳定度也应越高。 位同步信号抖动范围还与数字位同步器输入信号的连“1”或“0”个数有关，连“1”或“0”个数越多，两次相位调整之间的时间间隔越长，位同步信号的相位抖动越大。 对于NRZ码来说，允许其连“1”、连“0”的个数决定于数字环的同步保持时间tc。tc与收发时钟频率稳定度e、码速率RB、允许的同步误差最大值的关系为：tC =/（2RB）tC的定义是：位同步器输入信号断开后，收发位同步信号相位误差不超过的时间。用模拟环位同步器或模数环位同步器提取的位同步信号的相位抖动与固有频差无关，但随信息码连“1”、连“0”的个数增多而增大。三、实

32、验所需部件数字信源单元和位同步单元。四、实验步骤 1、熟悉位同步单元工作原理。将数字信源单元的NRZ-OUT连接到位同步单元的S-IN点，接通实验箱电源。调整信源模块的K1、K2、K3开关，使NRZ-OUT的连“0”和连“1”个数较少。 2、观察数字环的锁定状态和失锁状态。将示波器的两个探头分别接数字信源单元的NRZ-OUT和位同步单元的BS-OUT，调节位同步单元上的可变电容C2，观察数字环的锁定状态和失锁状态。锁定时BS-OUT信号上升沿位于NRZ-OUT信号的码元中间且在很小范围内抖动；失锁时，BS-OUT的相位抖动很大，可能超出一个码元宽度范围，变得模糊混乱。 3、观察位同步信号抖动范

33、围与位同步器输入信号连“1”或连“0”个数的关系。调节可变电容使环路锁定且BS-OUT信号相位抖动范围最小（即固有频差最小），增大NRZ-OUT信号的连“0”或连“1”个数，观察BS-OUT信号的相位抖动变化情况。 4、观察位同步器的快速捕捉现象、位同步信号相位抖动大小及同步保持时间与环路固有频差的关系。 先使BS-OUT信号的相位抖动最小，按一下复位键，观察NRZ-OUT与BS-OUT信号的之间的相位关系变化快慢情况，再按一下复位键，观察快速捕捉现象（位同步信号BS-OUT的相位一步调整到位）。再微调位同步单元上的可变电容（即增大固有频差）当BS-OUT相位抖动增大时按一下复位键，观察NRZ

34、-OUT信号与BS-OUT信号的相位关变化快慢情况并与固有频差最小时进行定性比较。五、 实验报告要求 1、数字环位同步器输入NRZ码连“1”或连“0”个数增加时，提取的位同步信号相位抖动增大，试解释此现象。 2、设数字环固有频差为f，允许同步信号相位抖动范围为码元宽度TS的倍，求同步保持时间tC及允许输入的NRZ码的连“1”或“0”个数最大值。 3、数字环同步器的同步抖动范围随固有频差增大而增大，试解释此现象。4、若将AMI码或HDB3码整流后作为数字环位同步器的输入信号，能否提取出位同步信号？为什么？对这两种码的信息代码中连“1”个数有无限制？对AMI码的信息代码中连“0”个数有无限制？对HDB3码的信息代码中连“0”个数有无限制？为什么？5、试提出一种新的环路滤波器算法，使环路具有更好的抗噪能力。6、试解释本实验使用的数字锁相环快速捕捉机理，并与超前滞后型数字环进行比较。