《硅通孔技术ppt课件.ppt》由会员分享，可在线阅读，更多相关《硅通孔技术ppt课件.ppt（24页珍藏版）》请在三一办公上搜索。
1、W/B&3D封装工艺介绍,1,封装方式的进展,20世纪70年代 主流封装方式DiP20世纪80年代 SMT工艺 LCCC,PLCC,SOP,QFP20世纪90年代 BGA封装19961998 COB19982000 CSP2000现在 MCM,SIP,WLCSP,TSV.21世纪开始封装模式多元化 技术革新化 表层封装已逐渐满足不了科技日新月异的更新需求，而未来封装的发展趋势一定是3D封装,2,单层BGA封装,3,3D封装,4,Wire Bonding 是什么？Wire Bonding(压焊，也称为帮定，键合，丝焊)是指使用金属丝（金线等），利用热压或超声能源，完成微电子器件中固态电路内部互连
2、接线的连接，即芯片与电路或引线框架之间的连接。,5,Wire Bonding 的方式：Wire Bonding 的方式有两种：Ball Bonding(球焊)和 Wedge Bonding(平焊/楔焊)Ball Bonding(球焊）金线通过空心夹具的毛细管穿出，然后经过电弧放电使伸出部分熔化，并在表面张力作用下成球形，然后通过夹具将球压焊到芯片的电极上，压下后作为第一个焊点，为球焊点，然后从第一个焊点抽出弯曲的金线再压焊到相应的位置上，形成第二个焊点，为平焊（楔形）焊点，然后又形成另一个新球用作于下一个的第一个球焊点。,6,Wedge Bonding（平焊/楔焊）将两个楔形焊点压下形成连接，
3、在这种工艺中没有球形成。平焊比球焊的焊盘间距需求少（平焊最少75um 球焊最少125um）Ball Bonding 图 Wedge Bonding 图,7,两种W/B形式大同小异,8,影响W/B的因子 鱼骨图的分析方式来说：人 机 工 环 料人 操作机 劈刀 瓷嘴 焊头工 工艺设置 压力 温度 压焊速度等环 温湿度 清洁 工作台料 基板 金线硬度&拉伸强度以及纯度,9,压焊技术的应用,由于压焊工艺具有高可靠性，高品质，工艺成熟，操作简单，成本廉等优点，目前广泛应用于微电子封装领域，在世界半导体元器件行业中，90%采用压焊技术，其中，采用球焊工艺的占93%，平焊工艺的占5%。主要表现在以下领域：
4、陶瓷和塑料球栅阵列封装的元器件，如 PBGA陶瓷和塑料象限扁平封装的元器件，如 PQFP小芯片尺寸的封装器件及多芯片模块，如 CSP，COB，MCM场效应晶体管放大器，如 JCA 放大器微波及半导体器件，如 低群延迟接收机动态随机存取存储器，如 DRAM,10,3D封装的优势,在尺寸和重量方面，3D设计替代单芯片封装缩小了器件尺寸、减轻了重量。与传统封装相比，使用3D技术可缩短尺寸、减轻重量达40-50倍;在速度方面，3D技术节约的功率可使3D元件以每秒更快的转换速度运转而不增加能耗，寄生性和方法;硅片后处理等等。3D封装改善了芯片的许多性能，如尺寸、重量、速度、产量及耗能当前，3D封装的发展
5、有质量、电特性、机械性能、热特性、封装成本、生产时间等的限制，并且在许多情况下，这些因素是相互关联的。手机和其他一些应用需要更加创新的芯片级封装（CSP）解决方案。现在系统设计师为了手机和其他很多紧凑型消费品，不得不选择用3D封装来开发z方向上的潜力。因此，业内人士将TSV 称为软铅焊、压焊(Wire Bonding)和倒装芯片(FC)之后的第四代封装技术。,11,12,TSV与常规封装技术有一个明显的不同点，TSV的制作可以集成到制造工艺的不同阶段。在晶圆制造CMOS或BEOL步骤之前完成硅通孔通常被称作Via-first。此时，TSV的制作可以在Fab厂前端金属互连之前进行，实现core-
6、to-core的连接。Via-first也可以在CMOS完成之后再进行TSV的制作，然后完成器件制造和后端的封装。3D TSV的关键技术包括：通孔的形成；堆叠形式（晶圆到晶圆、芯片到晶圆或芯片到芯片）；键合方式（直接Cu-Cu键合、粘接、直接熔合、焊接）；绝缘层、阻挡层和种子层的淀积；铜的填克（电镀）、去除；再分布引线(RDL)电镀；晶圆减薄；测量和检测,13,1)通过刻蚀或激光熔化在硅晶体中形成通孔2)通过PECVD淀积氧化层3)通过PVD、PECVD或MOCVD工艺淀积金属粘附层阻挡层种子层4)通过电化学反应往通孔中淀积铜金属5)通过化学机械抛光或研磨和刻蚀工艺去除平坦表面上的铜金属,TS
7、V工艺,目前的芯片大多使用总线(bus)通道传输数据，容易造成堵塞、影响效率。更加节能也是TSV的特色之一。据称，TSV可将硅锗芯片的功耗降低大约40。另外，由于改用垂直方式堆叠成“3D”芯片，TSV还能大大节约主板空间。,14,通孔的形成,通孔的形成包括通孔制造、通孔绝缘以及阻挡层 种子层和填镀通孔制造TSV技术的核心就是在晶片上加工通孔。目前通孔加工技术主要包括干法蚀刻，湿法腐蚀，激光钻孔以及光辅助电化学蚀刻四种通孔绝缘通孔绝缘则通过CVD（化学气相沉淀）工艺沉淀获得阻挡层 种子层和填镀铜通孔中，阻挡层和种子层都通过溅射来沉积。由于电镀成本大大低于PVD/CVD，通孔填充一般采用电镀铜的方
8、法实现,15,激光钻孔,激光钻孔技术是利用激光的局部超高温度使材料汽化而形成通孔。激光钻孔技术无需掩模材料，一次性穿透芯片表面绝缘层、金属层和硅基体，形成TSV通孔；且激光钻孔技术可形成侧壁倾斜的通孔，利于侧壁钝化层或种子层薄膜淀积和电镀填充。但激光钻孔也有其缺点和不足，无法满足未来更小孔径、高深宽比TSV通孔制作：（1）硅熔化再快速凝固，易在通孔表面形成球形瘤，通孔内壁粗糙度较大，难以淀积连续绝缘层/种子层；（2）通孔内壁亚表面热损伤较大（图2），影响填充后孔的可靠性；（3）制作通孔尺寸精确度5 m,16,深反应离子刻蚀,深反应离子刻蚀，采用“博世”深孔刻蚀工艺。在每个刻蚀/钝化循环周期中，
9、暴露的硅被SF6各向同性刻蚀，再通过C4F8在通孔内壁淀积一层聚合物保护层，然后聚合物被分解去除，暴露的硅再被蚀刻，周而复始快速循环切换刻蚀和钝化，直至通孔达到工艺要求而结束。在每个刻蚀周期中都会在通孔侧壁上留下扇贝状的起伏深反应离子刻蚀技术必须借助厚膜光刻技术，在晶圆表面预先形成通孔图形，利用晶圆材质与掩模材料的不同刻蚀速率（刻蚀比50:1），形成垂直通孔，其具有以下特点：（1）通孔直径10 m，深宽比大于10:1；（2）通孔侧壁呈垂直或较小锥度，利于深孔金属填充；（3）通孔侧壁要足够光滑，扇贝尺寸100 nm，确保获得连续的金属膜层；（4）通孔侧壁无热损伤区，提高通孔可靠性。常用填充金属铜
10、膨胀系数远大于硅、砷化镓等材料而易导致可靠性问题。为提高可靠性，TSV通孔直径越小越好，应小于10 m，只有深反应离子刻蚀满足此需求，将成为硅通孔制作技术的必然选择和主流技术,17,阻挡层及种子层金属淀积,通常TSV工艺采用电镀铜工艺进行通孔填充。Cu在SiO2介质中扩散速度很快，易使其介电性能严重退化；Cu对半导体的载流子具有很强的陷阱效应，Cu扩散到半导体本体材料中将严重影响半导体器件电性特征；Cu和SiO2的粘附强度较差，必须在二者中间淀积一层Ta、TaN/Ta、TiN、TiW、Cr、Ti等扩散阻挡层，防止铜扩散并提高种子层的粘附强度。通常TSV硅通孔深宽比大于7:1，甚至达到12:11
11、5:1。常规磁控溅射技术难以在高深宽比通孔侧壁上淀积连续的金属层，设备厂商开发了高离子化金属等离子磁控溅射技术。,常用淀积技术表,18,无论堆叠形式和连线方式如何改变，在封装整体厚度不变甚至有所降低的趋势下，堆叠中所用各层芯片的厚度就不可避免的需要被减薄。一般来说，较为先进的多层封装使用的芯片厚度都在100um以下。长远来说，根据目前的路线图，芯片厚度将达到25um左右的近乎极限厚度，堆叠的层数达到10层以上。即使不考虑多层堆叠的要求，单是芯片间的通孔互连技术就要求上层芯片的厚度在2030um，这是现有等离子开孔及金属沉积技术所比较适用的厚度，同时也几乎仅仅是整个器件层的厚度。因此，硅片的超薄
12、化工艺(50tLm)将在封装技术中扮演越来越重要的角色，其应用范围也会越来越广泛,芯片减薄,19,超薄晶圆减薄技术,3D-TSV封装技术需要将晶圆/芯片进行多层叠层键合，同时还必须满足总封装厚度要求，必须对晶圆厚度减薄至30100 m。传统单一晶圆减薄技术（表4）无法满足工艺要求，需要开发超薄晶圆减薄技术当晶圆减薄至30 m极限厚度时，要求表面和亚表面损伤尽可能小，一般采用机械磨削+CMP、机械磨削+湿式刻蚀、机械磨削+干法刻蚀、机械磨削+干式抛光等四种减薄工艺方案。,20,晶元化学减薄过程原理,21,芯片/晶圆叠层键合技术,3D-TSV封装技术需要将不同材料、不同种类、不同尺寸的裸芯片在垂直方向进行叠层键合，实现机械和电气互连。根据键合材料不同，主要有硅熔融键合、金属热压键合、共晶键合、聚合物键合等。硅熔融键合温度较高、工艺条件苛刻；聚合物键合热稳定性较差，较少用于3D-TSV封装，金属热压键合、共晶键合与现有半导体封装工艺设备兼容而被广泛采用。,22,3D-TSV封装技术典型应用案例,23,Thank You,Marx Ma,
