《集成电路设计CAD EDA工具实用教程12 可测课件.ppt》由会员分享，可在线阅读，更多相关《集成电路设计CAD EDA工具实用教程12 可测课件.ppt（122页珍藏版）》请在三一办公上搜索。
1、可测性设计及DFT软件的使用,2023/1/17,共122页,2,DFTC TetraMax,2023/1/17,共122页,3,Outline,DFT基础故障覆盖率提高方法DFTCompile生成扫描链TetraMAX生成ATPG设计实例,2023/1/17,共122页,4,DFT基础,测试DFT故障模型ATPGDFT常用方法,2023/1/17,共122页,5,测试(1-3),CMOS反相器中的物理缺陷,2023/1/17,共122页,6,测试(2-3),目前的产品测试方法,2023/1/17,共122页,7,测试(3-3),ATE,2023/1/17,共122页,8,DFT基础,测试DF
2、T故障模型ATPGDFT常用方法,2023/1/17,共122页,9,DFT(Design For Test),controllabilityobservability,2023/1/17,共122页,10,DFT基础,测试DFT故障模型ATPGDFT常用方法,2023/1/17,共122页,11,故障模型,物理故障逻辑故障封装引脚间的漏电或短路 单一固定故障芯片焊接点到管脚连线断裂延时故障表面玷污、含湿气静态电流故障金属层迁移、应力、脱皮 金属层开路、短路,2023/1/17,共122页,12,单一固定故障,2023/1/17,共122页,13,等价故障(1/3),2023/1/17,共12
3、2页,14,等价故障(2/3),2023/1/17,共122页,15,等价故障(3/3),NAND的输入SA0和输出的SA1效果等效,A SA0,B SA0,Y SA1是一个等效故障集,2023/1/17,共122页,16,故障压缩,2023/1/17,共122页,17,不可测故障,2023/1/17,共122页,18,DFT基础,测试DFT故障模型ATPGDFT常用方法,2023/1/17,共122页,19,ATPG,ATPG Automatic Test Pattern GeneratorD算法PODEM(Goel)FAN(Fujiwara和Shimono)高级算法,2023/1/17,共
4、122页,20,D算法,2023/1/17,共122页,21,D算法-activate the SA0 fault,2023/1/17,共122页,22,D算法-propagate fault effect,2023/1/17,共122页,23,D算法-anatomy of a test pattern,2023/1/17,共122页,24,D算法-record the test pattern,2023/1/17,共122页,25,DFT基础,测试DFT故障模型ATPGDFT常用方法,2023/1/17,共122页,26,DFT常用方法,功能点测试 需在每个测试点增加可控的输入和输出，I/O
5、增加扫描测试 结构化的DFT技术，全扫描和部分扫描内建自测试 消除了对ATE的存储能力和频率的限制，更具发展潜力,2023/1/17,共122页,27,扫描测试(1/3),2023/1/17,共122页,28,扫描测试(2/3),2023/1/17,共122页,29,扫描测试(3/3),大多数的工艺库都提供D,JK,主从触发器的等效multiplexed flip-flop。一些工艺库还会提供D锁存器的等效multiplexed flip-flop，这时若D锁存器工作于功能模式，则为电平触发，而在测试模式下则为边沿触发。,2023/1/17,共122页,30,全扫描,设计中的所有触发器都可控制
6、和可观察最广泛使用的一种方法快速ATPG生成(组合ATPG)达到很高的故障覆盖率(95%)需要很长的测试时间,2023/1/17,共122页,31,部分扫描,只有一部分触发器转换成可扫描触发器应用于对性能和面积敏感的设计需要额外的计算(时序ATPG)故障覆盖率不可测,2023/1/17,共122页,32,内建自测试,内建了测试生成、施加、分析和测试控制结构 一般包含BIST控制器、测试向量生成器(TPG)和响应分析器(SA)减少对外部测试设备的需求，可以实现全速测试,2023/1/17,共122页,33,SRAMBIST电路框图,March 算法(1/2),2023/1/17,共122页,34
7、,2023/1/17,共122页,35,March 算法(2/2),Logic BIST,2023/1/17,共122页,36,TPG:LFSRSA:MISR,LFSR,2023/1/17,共122页,37,特征多项式为：当f(x)不可约且能整除多项式1+xk(k=2n-1)，但不能整除1+xm(m2n-1)时称为本原多项式。本原多项式可以产生最大的随机序列，即m序列，其周期为2n-1。,MISR(Multiple-Input Signature Register),2023/1/17,共122页,38,1.LFSR为线性系统，所以遵守叠加原理，把所有电路输出的响应叠加到同一个LFSR上做响应
8、压缩，则最终的余数是由所有电路输出形成的余数的和。2.解决了用于响应压缩的LFSR在输出较多时严重硬件开销的难题；,ISCAS89 Benchmark Circuits,North Carolina州立大学微电子中心从世界各地（包括企业和研究机构）广泛征集到的；应用于时序电路的可测性分析，可作为ATPG性能的评估标准，亦广泛应用于故障模拟、形式验证、逻辑综合等多个领域；包含42个数字时序电路，规模和复杂度各有不同，电路涉及到乘法器、交通灯控制、真实芯片、高级综合后的控制器、数字分步乘法器、PLD器件等。,2023/1/17,共122页,39,ISCAS89基准时序电路集的构成及主要参数,202
9、3/1/17,共122页,40,HOPEFault Simulator,美国弗吉尼亚理工大学的Bradley电气计算机工程系开发的一个教学和研究软件同步时序电路非常有效的故障仿真器引入了并行故障仿真技术,并采用一些算法来减少并行仿真时间；支持固定故障模型基于linux系统，易于掌握,2023/1/17,共122页,41,2023/1/17,共122页,42,Outline,DFT基础故障覆盖率提高方法DFTCompile生成扫描链TetraMAX生成ATPG设计实例,2023/1/17,共122页,43,门控时钟问题,2023/1/17,共122页,44,时钟分频问题,2023/1/17,共1
10、22页,45,内部复位问题(1/3),2023/1/17,共122页,46,内部复位问题(2/3),2023/1/17,共122页,47,内部复位问题(3/3),2023/1/17,共122页,48,双向引脚方向控制问题(1/4),2023/1/17,共122页,49,双向引脚方向控制问题(2/4),2023/1/17,共122页,50,双向引脚方向控制问题(3/4),2023/1/17,共122页,51,双向引脚方向控制问题(4/4),2023/1/17,共122页,52,Outline,DFT基础故障覆盖率提高方法DFTCompile生成扫描链TetraMAX生成ATPG设计实例,2023
11、/1/17,共122页,53,DFT Compiler,Synopsys公司的集成于Design Compiler的先进测试综合工具独创的“一遍测试综合”技术功能强大的扫描式可测性设计分析、综合和验证技术支持RTL级、门级的扫描测试设计规则检查，以及给予约束的扫描链插入和优化,2023/1/17,共122页,54,启动命令,source/opt/demo/synopsys.envdesign_vision&,2023/1/17,共122页,55,Design Flow,2023/1/17,共122页,56,Overview of DFTC Flow,2023/1/17,共122页,57,Spe
12、cify Default Values,2023/1/17,共122页,58,1.Scan-Ready Synthesis,2023/1/17,共122页,59,2.Set ATE Configuration,2023/1/17,共122页,60,Set ATE Configuration-create clock,2023/1/17,共122页,61,3.Pre-Scan Check,2023/1/17,共122页,62,4.Scan Specification,2023/1/17,共122页,63,Type of Scan Clock,2023/1/17,共122页,64,Custom S
13、can Path(1/2),2023/1/17,共122页,65,Custom Scan Path(2/2),2023/1/17,共122页,66,Specify Scan Enable,2023/1/17,共122页,67,Specify Scan Chain Signals,2023/1/17,共122页,68,Scan Chain Port,2023/1/17,共122页,69,Guidelines for Scan Ports,2023/1/17,共122页,70,Remove Scan Specification,Adaptive Scan,随着IC设计进步到130nm以下工艺且设计
14、规模越来越大，DFT向量验证时间越来越长，所需ATE内存越来越高，因而Synopsys公司的Adaptive Scan压缩即自适应扫描压缩技术应运而生。它使用了一种并行扫描链结构，从而大大减少了测试向量，缩短了链长，并且可以根据设计需要自如的选择压缩比率；另一特点是它的串行并行转换电路均使用组合逻辑电路，没有时序逻辑单元，不必为插入测试逻辑考虑时钟平衡问题。相较于传统的DFT流程，Adaptive Scan压缩设计流程可兼容于其中，在构建扫描链配置之时，增加了以下几条命令：set_dft_configuration scan_compression enable 定义扫描压缩使能；set_sc
15、an_compression_configuration minimum_compression 6 设置最小压缩比率；set_dft_signal view spec type TestMode port compress_mode active_state 1 增加压缩模式管脚。,2023/1/17,共122页,71,2023/1/17,共122页,72,5.Scan Preview,2023/1/17,共122页,73,6.Scan Chain Synthesis,2023/1/17,共122页,74,Key of Scan Insertion,2023/1/17,共122页,75,Se
16、tting the Effort Level,2023/1/17,共122页,76,7.Post-Scan Check,2023/1/17,共122页,77,2023/1/17,共122页,78,8.Scan Chain Identification,2023/1/17,共122页,79,9.Estimate Test coverage,2023/1/17,共122页,80,File Output,2023/1/17,共122页,81,Outline,DFT基础故障覆盖率提高方法DFTCompile生成扫描链TetraMAX生成ATPG设计实例,2023/1/17,共122页,82,Tetra
17、MAX,Synopsys公司的目前被认为业界功能最强、最易于使用的自动测试向量生成工具支持全扫描、部分扫描设计，同时提供故障仿真和分析支持多种测试方法，包括多时钟电路、门控时钟电路、内部三态总线、内嵌存储器等,2023/1/17,共122页,83,启动命令,source/opt/demo/tetramax.envtmax&,2023/1/17,共122页,84,DFTC to TetraMax,2023/1/17,共122页,85,TetraMax GUI,2023/1/17,共122页,86,The GSV Tool Bar,2023/1/17,共122页,87,Command Input
18、and Script Files,menus,GUI buttons,or dialog boxesTyped at the command input lineRead from command files:,2023/1/17,共122页,88,Hot Key,Within the ATPG tool window the Microsoft windows emulation environment exists so cut/paste is done with command pop-up menus(or CTRL-C and CTRL-V)Other Hot Key can be
19、 found in GUI menu,2023/1/17,共122页,89,Help command,2023/1/17,共122页,90,MAN for command reference,Entering“man”and a command name,a message ID,or a DFT rule ID or violation ID will open up the on-line help to the reference page for that topic.,2023/1/17,共122页,91,Stop Process,You can abort current oper
20、ation by“Stop”button.CTRL-C and CTRL-Break do the same job.,2023/1/17,共122页,92,Design flow,2023/1/17,共122页,93,ATPG Command Modes,2023/1/17,共122页,94,Design Rule Check,2023/1/17,共122页,95,1.Read Design(1/2),2023/1/17,共122页,96,Read Design(2/2),2023/1/17,共122页,97,2.Build Model,2023/1/17,共122页,98,Some Tet
21、raMax Terms,2023/1/17,共122页,99,ATE Tester Cycles,2023/1/17,共122页,100,Typical Event Flow,2023/1/17,共122页,101,Event Order in Terms of SPF Procedures,2023/1/17,共122页,102,3.Perform DFT Rules Check,2023/1/17,共122页,103,Analyze Rule Violations,2023/1/17,共122页,104,4.Generating ATPG Patterns(1/2),2023/1/17,共
22、122页,105,ATPG Effort:Abort Limit,2023/1/17,共122页,106,ATPG Effort:Capture Cycles,2023/1/17,共122页,107,ATPG Effort:Pattern Limit,2023/1/17,共122页,108,3 ATPG Engines,2023/1/17,共122页,109,Generating ATPG Patterns(2/2),2023/1/17,共122页,110,5.Review Results,2023/1/17,共122页,111,6.Pattern Compression,2023/1/17,
23、共122页,112,Pattern Compression-Dynamic,2023/1/17,共122页,113,Pattern Compression-Static(1/2),2023/1/17,共122页,114,Pattern Compression-Static(2/2),2023/1/17,共122页,115,“AUTO”mode to run ATPG,2023/1/17,共122页,116,7.Saving ATPG Patterns,2023/1/17,共122页,117,STIL Procedure File,2023/1/17,共122页,118,2023/1/17,共122页,119,5 Fault Categories,2023/1/17,共122页,120,11 Fault Classes,2023/1/17,共122页,121,Fault Interface File Format,2023/1/17,共122页,122,Outline,DFT基础DFTCompile生成扫描链TetraMAX生成ATPG设计实例,
