《ppt时序逻辑电路的分析和设计.ppt》由会员分享，可在线阅读，更多相关《ppt时序逻辑电路的分析和设计.ppt（82页珍藏版）》请在三一办公上搜索。
1、第6章 时序逻辑电路的分析和设计,6.1 时序逻辑电路概述,6.2 时序逻辑电路的分析,6.3 同步时序逻辑电路的设计,6.1 时序逻辑电路概述,时序逻辑电路：,存储电路，因而具有记忆能力。,电路的输出不仅与当时的输入有关，而且还与电路原来的状态有关。,延迟元件或触发器,一、时序逻辑电路的结构,输入信号,输出信号,存储电路的输入,存储电路的输出,特点：（1）时序电路包含组合电路和存储电路两个组成部分，而存储电路必不可少。（2）具有反馈通路，时序电路的输出由电路的输入和电路原来的状态共同决定。,逻辑关系方程：,X(X1，Xi),Q(Q1，Qr),Y(Y1，Yr),Z(Z1，Zj),ZF1(X，Q
2、n)输出方程,YF2(X，Qn)驱动方程（激励方程）,Qn+1F3(Y，Qn)状态方程（次态方程）,各信号之间的逻辑关系方程组：,各触发器输入信号的逻辑表达式,二、时序逻辑电路的分类,1、从控制触发器的脉冲源来分：,同步时序电路：,异步时序电路：,存储电路里所有触发器有一个统一的时钟源，它们的状态在同一时刻更新。,没有统一的时钟脉冲，电路的状态更新不是同时发生的。,2、从输出信号的特点分：,莫尔型：,米里型：,Z=F1 X,Qn,Z=F1 Qn,三、时序电路的四种描述方法,ZF1(X，Qn)输出方程,YF2(X，Qn)驱动方程,Qn+1F3(Y，Qn)状态方程,1.逻辑方程式,时序电路功能的四
3、种描述方法：逻辑方程式、状态转移表、状态转移图和时序图。,2.状态转移表,状态转移表也称状态表，是用列表的方式来描述时序逻辑电路输出Z、次态Qn+1和外部输入X、现态Qn之间的逻辑关系。,时序逻辑电路状态表,状态表的读法：处在现态Qn的时序电路，当输入X时,该电路将进入输出为Z的次态Qn+1,3.状态转移图,状态转移图也称状态图，是用图形的方式来描述时序逻辑电路输入X、输出Z以及状态转移规律之间的逻辑关系。,状态转换前输入信号和相应的输出信号,4.时序图（波形图）,时序图即为时序电路的工作波形图，它以波形的形式描述时序电路内部状态Q、外部输出Z随输入信号X变化的规律。,四种描述方式是可以相互转
4、换的。,学习要求,熟练掌握时序逻辑电路的分析方法,6.2 时序逻辑电路的分析,时序逻辑电路的分析，就是根据给定的时序逻辑电路图，通过分析，找出该时序逻辑电路在输入信号及时钟信号作用下，电路的状态Q的转换规律以及输出Z的变化规律，进而说明该时序逻辑电路的逻辑功能。,一、分析时序逻辑电路的一般步骤,1.分析电路的组成：电路的输入、输出信号、触发器的类型、同步、异步等 2由逻辑图写出下列各逻辑方程式：（1）各触发器的时钟方程。（2）时序电路的输出方程。（3）各触发器的驱动方程。3将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。4根据状态方程和输出方程，列出该时序电路的状态表，画出状态
5、图或时序图。5根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。,二、同步时序逻辑电路的分析举例,例1 试分析下图所示时序电路的逻辑功能。,Y与输入X无关，电路是莫尔型同步时序电路。,解：,1.分析电路组成。,输入信号,输出信号,3.求出电路状态方程。,2.写出时钟方程、驱动方程和输出方程。,同步时序逻辑电路，时钟方程可以不写。,驱动方程：,输出方程：,时钟方程：CP1=CP2=CP,4.列出其状态表，画出状态图和波形图。,0,00,0,01,0,10,0,11,1,00,1,01,1,10,1,11,01,0,10,0,11,0,00,1,11,0,00,0,01,0,10,1,状态表
6、,状态图,X/Y,0/,0/,1,0/,0/,00,11,01,10,Q,2,Q,1,0,0,0,1/,0,1/,1,1,/0,1,/0,画出波形图,0,0,1,0,0,1,1,1,0,0,1,1,0,1,1,0,0,0,X/Y,0/,0/,1,0/,0/,00,11,01,10,Q,2,Q,1,0,0,0,1/,0,1/,1,1,/0,1,/0,5.确定逻辑功能,X=0时，在时钟脉冲CP作用下，电路进行加1计数。,所以该电路实现了4进制可逆计数器的的功能,X=1时，在时钟脉冲CP作用下，电路进行减1计数。,Y为进位或借位端。,X/Y,0/,0/,1,0/,0/,00,11,01,10,Q,2
7、,Q,1,0,0,0,1/,0,1/,1,1,/0,1,/0,例2：试分析下图所示时序逻辑电路,输出方程：本例除Q1、Q0外没有其他输出，无输出方程,解：(1)写出时钟方程、驱动方程和输出方程,驱动方程：,CP,1,1,1,1,（2）求状态方程,（3）列状态表、画状态图和波形图,0 0 0,M,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0 1,1 0,0 0,0 0,1 0,0 0,0 1,0 0,状态图,00,0/,01,0/,10,0/,11,0/,1/,1/,1/,1/,有效状态,无效状态,该电路是一个能自启动的可逆3进制计数器,（4）给定时序逻
8、辑电路的逻辑功能,M=0 3进制加法计数器,M=1 3进制减法计数器,当电路处于任一无效状态时，若能在时钟信号作用下进入有效状态，称该电路具有自启动能力；否则，该电路无自启动能力。,自启动,练习：分析下图所示同步时序电路的逻辑功能。,解：求驱动方程和输出方程,求状态方程,（莫尔型）,列状态表,0 0 1,0 1 0,1 0 0,1 1 0,0 0 1,0 1 0,1 0 0,1 1 0,画状态图,Q2Q1Q0,画波形图,设Q2Q1Q0的初始状态为000。,逻辑功能分析,从以上分析可以看出，该电路在CP脉冲作用下，把宽度为T=1TCP的脉冲以三次分配给Q0、Q和Q2各端，因此，该电路是一个脉冲分
9、配器。由状态图和波形图可以看出，该电路每经过三个时钟周期循环一次，并且该电路具有自启动能力。,作业：6.2.1、6.2.3、6.2.4、,三、异步时序逻辑电路的分析方法,异步与同步时序电路的根本区别在于前者不受同一时钟控制，而后者受同一时钟控制。因此，分析异步时序电路时需写出时钟方程，并特别注意各触发器的时钟条件何时满足。,例1 分析右图所示逻辑电路的功能。,解(1)写出时钟方程、驱动方程和输出方程,时钟方程,输出方程,驱动方程,CP0=CP,CP1=Q0,(2)写状态方程,(CP由01时此式有效),(Q0由01时此式有效),(3)列状态表、画状态图和波形图,0,1,1,0,1,/0,0,1,
10、0,0,0,1,1,/0,0,0,/0,1,0,/1,0,1,无上升沿作用时的CP用0表示,/0,/1,/0,/0,(CP由01时此式有效),(Q0由01时此式有效),Q1,Q0,1,2,3,4,5,6,0,0,1,1,1,0,0,1,0,0,1,1,1,0,Z,(4)逻辑功能分析,由状态图和时序图可知，此电路是一个异步四进制减法计数器，Z信号为借位信号。也可把该电路看作一个序列信号发生器。输出序列脉冲信号Z的重复周期为4TCP，脉宽为1TCP。,CP1=Q0,例2、试分析如图所示的时序逻辑电路,解：该电路为异步时序逻辑电路,时钟方程,CP0=CP2=CP,驱动方程,FF2,1J,C1,1K,
11、Q,Q,FF0,1J,C1,1K,Q,Q,Q2,Q0,CP,1J,C1,1K,Q,Q,FF1,Q1,1,1,1,&,（1）写出时钟方程、驱动方程,（2）写状态方程,（CP）,（Q0由1变为0时有效）,（CP）,(3)列状态表,0 0 0,（CP）,（CP）,（Q0由1变为0时有效）,0 1,0,0,0 0 1,0 0,1,0 1 0,0 1,0,1,0 1 1,1 0,0,1 0 0,0 0,0,0,1 0 1,0 0,1,1 1 0,0 0,0,1,1 1 1,0 0,0,(4)画状态图,Q2Q1Q0,000,001,010,011,100,111,110,101,无效状态,有效循环,（6）
12、结论：,能自启动得异步五进制加法计数器,（5）时序图（设初态为000）,解(1)写出时钟方程、驱动方程和输出方程,时钟方程 CP1=CP Q2 CP2=CP,驱动方程,输出方程,(2)求状态方程,【练习】分析如图所示时序逻辑电路，试列出状态转换表.,（CP1）,（CP2）,(3)列状态表,CP1=CP Q2 CP2=CP,n,n,0 0,1,0,0,0,0 1,0,0,1,0,1 0,1,1,0,1 1,0,0,1,设触发器现态为01，在CP脉冲信号的作用下，两触发器将保持状态不变。换言之，01为无效状态。,作业：6.2.7、6.2.8,学习要求,掌握同步时序逻辑电路的设计方法,6.3 同步时
13、序逻辑电路的设计,原则 要求电路最简。最简的标准：所用触发器和门电路数目最少，其输入端最少。,时序逻辑电路的设计是时序逻辑电路分析的逆过程，就是根据给定的逻辑功能要求(文字、图形或波形图来描述)，选择适当的逻辑器件，设计出符合要求的时序逻辑电路。,本节介绍用触发器和门电路来设计时序逻辑电路。,根据设计要求建立原始状态图；状态化简，求出最简状态图；状态分配（状态编码）；确定触发器的类型；求出电路的状态方程、驱动方程和输出方程；画出逻辑图；检查自启动能力。,同步时序逻辑电路设计的一般步骤,说明：,（1)根据设计要求建立原始状态图；,分析题意，确定输入、输出变量。,设置状态。首先确定有多少种信息需要
14、记忆，然后对每一种需要记忆的信息设置一个状态并用字母表示。,确定状态之间的转换关系，画出原始状态图。,(2)状态化简,凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。等价状态可以合并。,目的：减少电路中触发器及门电路的个数。,S0=00S1=01S2=10,(3)状态分配（状态编码）,状态分配是指每个状态赋以适当的二进制代码。,确定状态编码位数（触发器的个数）。,如状态数M=3，所以取n=2，需2个触发器。,编码方案不同，设计出的电路结构不同，编码方案选择恰当，设计结果可能相对简单。,对每个状态确定编码,(4)确定触发器类型,小规模集成电路产品中，大多是D触发器和JK触发
15、器。,（5）求出电路的状态方程、驱动方程和输出方程,根据编码后的状态图画出状态表，用卡诺图或其他方式对逻辑函数进行化简，求得电路逻辑方程式。,（6）画出逻辑图,如果不能自启动，应采取措施予以解决。,（7）检查自启动能力,在电路开始工作时，利用异步输入端强行预置到有效状态。,修改逻辑设计。,例1：设计一个串行数据检测电路，当连续输入3个或3个以上“1”时，电路输出为“1”，其它情况下输出为“0”。,确定输入输出变量：,解:(1)建立原始状态图,输入数据为输入变量，用X表示，检测结果为输出变量，用Z表示；,例如：输入X 0 0 1 1 1 0 1 1 1 1 0,输出Z,0,0,0,0,1,0,0
16、,0,1,1,0,设定电路的状态：,S0：电路收到1以前状态。,S1：表示电路收到了一个1的状态。,S2：表示电路收到了连续两个1的状态。,S3：表示电路收到了连续三个及三个以上1的状态。,确定状态之间转换关系，画原始状态图。,X/Z,S0,1,S1,0/0,1/0,S2,0/0,1/1,S3,0/0,1/1,0/0,电路无论处在什么状态，只要输入0，都应回到S0状态，并输出0，以便重新检测。,/0,（2）状态化简,X/Z,S0,1/0,S1,0/0,1/0,S2,0/0,1/1,S3,0/0,1/1,0/0,S0,1/0,S1,0/0,1/0,0/0,S2,0/0,1/1,原始状态图,简化状
17、态图,S0=00S1=01S2=10,(3)状态分配,该电路有3个状态，所以需2个触发器。,编码形式的状态图,(4)确定触发器类型,选用2个CP下降沿触发的边沿JK触发器（HC76）,（5）求状态方程、驱动方程和输出方程,00,0,00,0,00,1,01,0,01,0,00,0,01,1,10,0,10,0,00,0,10,1,10,1,11,0,X X,X,11,1,X X,X,X,X,1,输出方程,1,1,X,X,1,X,X,状态方程,与Jk触发器的特征方程,比较得,驱动方程,方法一：把次态方程与特征方程比较求驱动方程,00,0,00,0,0 X 0 X,00,1,01,0,0 X 1
18、X,01,0,00,0,0 X X 1,01,1,10,0,1 X X 1,10,0,00,0,X 1 0 X,10,1,10,1,X 0 0 X,11,0,X X,X,X X X X,11,1,X X,X,X X X X,方法二：由驱动表求驱动方程,1,X,X,X,X,1,X,X,X,X,X,X,1,X,X,X,X,1,1,X,X,X,X,X,X,（6）画出逻辑图,（7）检查自启动能力,将无效状态11代入输出方程和状态方程计算：,11,0/,0,00,1/,1,10,所以电路能够自启动,例2：,（1）据题意可直接由波形图画出电路状态图。,解：,试设计一个同步时序电路，要求电路中触发器Q0、Q
19、1、Q2及输出Y端的信号与CP时钟脉冲信号波形满足下图所示的时序关系。,/0,/0,/1,/0,/0,(2)确定触发器的类型,选择3个上升沿触发的JK触发器。,(3)写出电路的状态方程、驱动方程和输出方程,求状态方程：,1,1,1,1,1,(3)写出电路的状态方程、驱动方程和输出方程,1,求驱动方程：,K0=1,J1=Q0n,(4)画出逻辑图,K2=1,K1=Q0n,（5）检查自启动能力,电路具备自启动能力,000,/0,100,011,/0,001,/1,/0,010,/0,/1,/1,/1,电路的输出Z有错！,修改输出方程,1,修改后的逻辑图,【练习】,设计一个串行数据检测器。当连续输入信
20、号110时，该电路输出为1，否则输出为0。,解：,(1)画出原始状态转换图。,定义电路的状态：,S0 电路的初始状态,S1收到一个1后电路的状态,S2收到连续两个及两个以上1后电路的状态S3收到连续110后电路的状态,由题意可知，该电路有一个输入变量，设为X，一个输出变量设为Z,0/0,1/0,0/0,1/0,0/1,1/0,0/0,1/0,(2)状态化简,0/0,1/0,0/0,1/0,1/0,0/1,原始状态图,简化状态图,(3)状态编码,该电路有3个状态，需选用2个触发器,S0=00 S1=01 S2=11,取,编码形式的状态图,(4)确定触发器的类型,采用两个D触发器。,(5)求电路的状态方程，触发器驱动方程和输出方程,00,0,00,0,01,0,00,0,11,0,00,1,00,1,01,0,01,1,11,0,11,1,11,0,10,0,X X,X,10,1,X X,X,1,1,1,1,1,1,把次态方程与D触发器的特征方程比较，求触发器的驱动方程,(6)画出逻辑图,（7）检查自启动能力,电路的输出Z有错！,0/1,1/0,修改逻辑设计,修改后的逻辑图,修改后的逻辑图,作业：6.1.4、6.3.1,
