《教学课件PPT触发器与时序逻辑电路.ppt》由会员分享，可在线阅读，更多相关《教学课件PPT触发器与时序逻辑电路.ppt（94页珍藏版）》请在三一办公上搜索。
1、西安理工大学 电工学教研室,第21章 触发器与时序逻辑电路,返回,22.1双稳态触发器,22.2寄存器,22.3计数器,22.4单稳态触发器,22.5多谐振荡器,目 录,时序逻辑电路的输出状态不仅决定于当时的输入状态，而且与电路原来的状态有关，具有记忆功能。,触发器是时序逻辑电路的基本单元,组合逻辑电路的输出状态完全由当时的输入变量的组合状态决定，与电路的原状态无关。,概述,返回,触发器按逻辑功能可分为：双稳态触发器、单稳态触发器、无稳态触发器（多谐振荡器）。,双稳态触发器中又包含RS触发器、JK触发器、D触发器和T触发器等。,22.1 双稳态触发器,返回,22.1.1 R S 触 发 器,1
2、.基本RS触发器,由两个与非门交叉连接而成,Q,Q,返回,0 11 01 10 0,10不变不定,Q,Q,Q,返回,输入SD=0,RD=1 时,若原状态：,1,0,1,0,1,0,1,1,输出变为：,返回,输入SD=0,RD=1时,若原状态：,0,0,1,1,0,1,0,1,输出保持：,返回,返回,时,考虑到电路的对称性，触发器的输出状态应为“0”，即所谓“复位”状态。,直 接 复 位 端（RESET）,直 接 置 位 端（SET）,低电平有效,返回,输入RD=1,SD=1时,若原状态：,1,0,1,1,1,0,0,1,输出保持原状态：,返回,输入RD=1,SD=1时,若原状态：,1,1,0,
3、1,1,0,输出保持原状态：,返回,结 论,时，触发器原状态若为“0”，则新状态为“0”。若原状态为“1”，则新状态仍为“1”。即无论原状态如何，基本RS触发器输出都保持原状态不变。,返回,输入RD=0,SD=0时,输出全是1与逻辑功能相矛盾,且当 同时变为1时，速度快的门输出先变为0，另一个不变。输出状态由偶然因素决定。,返回,结 论,输入RD=0,SD=0时，基本RS触发器的输出不定，属于禁止出现的状态。基本RS触发器的置位、复位和保持不变的逻辑功能，可实现数码的存储和记忆。由于有禁态，所以使用受到一定限制。,返回,图形符号,低电平有效,Q,Q,返回,2.可控RS触发器（时钟RS触发器）,
4、返回,注意,（直接复位端）和（直接置位端）可以不受时钟信号的控制直接给输出 复位（输出0）或置位（输出1）。一般用于在开始工作时设定初始工作状态，而在工作过程中一般不使用。因为它们都是低电平有效的信号，所以不用时应接高电平。,返回,C=0及R=S=0时,0,触发器保持原态,返回,C=1，R=0、S=1时,1,0,1,1,0,1,1,0,新状态是1,返回,C=1，R=1、S=0时,1,1,0,0,1,0,1,1,新状态是0,返回,C=1，R=1、S=1时,1,1,1,0,0,1,1,1,新状态不定,返回,逻辑功能表,Qn+1-第n+1个时钟脉冲到来后的新状态,Qn-第n+1个时钟脉冲到来之前的原
5、状态,返回,逻 辑 符 号,S,R,C,Q,Q,返回,例：画出RS触发器的输出波形。,返回,可控RS触发器的计数功能,工作原理,1,假设Q=0,来一个时钟翻转一次,返回,可控RS触发器的空翻现象,1,&,c,&,d,&,a,&,b,C,若C一直是高电平,Q的状态会不断翻转，产生空翻现象。,返回,结 论,1.可控RS触发器输出的变化发生在C信号高 电平期间.2.除了具有置位、复位和保持功能之外，还 可对输入的时钟脉冲进行计数。但是对时钟脉冲 的宽度（高电平期间）要求比较苛刻。3.仍存在禁止状态（R=S=1）。,返回,22.1.2 JK触发器,从触发器,主触发器,Q,Q,Q,Q,C,C,J,K,S
6、,R,RD,SD,1,由两个可控RS触发器和一个非门构成,返回,SD,RD,J,K,C,逻辑符号,逻辑状态表,J0011,K0101,Qn+1,Qn+1 0 1Qn,Q,Q,返回,从触发器,主触发器,Q,Q,Q,Q,C,J,K,S,R,RD,SD,1,C=0,0,1,1,S,R,C=0时，若主触发器输出为0，,0,1,则从触发器输出也为0。,返回,从触发器,主触发器,Q,Q,Q,Q,C,J,K,S,R,RD,SD,1,C=0,1,0,1,S,R,1,0,返回,在C=0期间，从触发器与主触发器状态一致。,结 论,返回,从触发器,主触发器,Q,Q,Q,Q,C,J,K,S,R,RD,SD,1,逻辑功
7、能分析,(1)J=1,K=1 Q=0,C=0,0,1,1,1,1,0,1,S,R,C=0,主触发器状态不变,从触发器状态也不变且与主触发器状态相同，,0,1,返回,从触发器,主触发器,Q,Q,Q,Q,C,J,K,S,R,RD,SD,1,C=1,0,1,1,1,1,0,0,S,R,1,0,C=1,主触发器输出Q从0变为1,从触发器不变.,返回,从触发器,主触发器,Q,Q,Q,Q,C,J,K,S,R,RD,SD,1,C=0,1,1,1,0,S,R,1,0,1,C=0主触发器输出不变,从触发器输出变为1,与主触发器状态相同。,1,0,0,1,返回,主从结构的jk触发器在c=1时，先把信号存在主触发器
8、中。,在C从1下跳为0时，从触发器输出发生状态翻转或保持原状态不变，即下降沿触发。,从触发器,主触发器,Q,Q,Q,Q,C,J,K,S,R,RD,SD,1,C=1,0,1,1,1,1,0,0,S,R,1,0,J=K=1时,每来一个时钟脉冲输出状态变化一次.即所谓“计数”状态.,返回,(2)J=0,K=0,由于主触发器的R=S=0,所以主触发器的输出状态永远不会变化,从触发器的输出状态也不会发生变化,触发器此时为“不变”状态.,返回,（3）J=1，K=0,从触发器,主触发器,Q,Q,Q,Q,C,J,K,S,R,RD,SD,1,C=1,1,0,1,0,0,S,R,1,0,0,设原状态为“0”,1,
9、当C=1时,主触发器先翻转为“1”，然后当C=0时，从触发器在由0翻转为1。,返回,从触发器,主触发器,Q,Q,C,S,R,RD,SD,1,C=1,1,0,1,0,0,S,R,0,1,若原状态为1，则主触发器因S=0，R=0，C=1时，主触发器输出不变，所以C=0时，从触发器状态也不变。,0,1,即不管原状态如何，当J=1，K=0时，时钟脉冲过后的新状态为1。,返回,（4）J=0，K=1,考虑到电路的对称性，可以知道无论原状态如何，下一个状态一定是0。,返回,c,J,K,Q,时序图,返回,22.1.3 D 触发器,D,C,RD,SD,Q,Q,返回,逻辑功能表,D,0,1,Q,n+1,0,1,返
10、回,设原态Q=0并设D=1,1,C=0期间，c、d被锁，输出为1。,0,0,0,返回,1,c=1、d=1反馈到a、b的输入，a、b输出为0、1。,0,0,0,返回,C正沿到达时c、d开启，使c=1，d=0。,1,1,Q翻转为1,返回,C正沿过后，d=0将c封锁,并使b=1，维持d=0。,1,因此以后C=1期间D的变化不影响输出。,0,0,1,返回,22.1.5 触发器逻辑功能的转换,1.JK触发器转换为D触发器,返回,2.JK触发器转换为T触发器,返回,3.D触发器转换为 触发器,每来一个脉冲Q翻转一次,返回,22.2寄存器,用于存放参与运算的数据和运算结果,数码的输入方式有并行和串行之分,输
11、出也有并行和串行之分。,返回,并行输入、并行输出：数码从各输入、输出 端同时输入、输出。,串行输入、串行输出：数码从一个输入、输 出端逐位输入、输出。,返回,22.2.1 数码寄存器,取出,清零,寄存,1,&,&,1,&,&,1,&,&,Q,Q,Q,Q2,Q1,1,0,1,SD,RD,0,1,0,1,0,1,1,0,1,Q0,并行输入/输出的数码寄存器,返回,d3,d2,d1,d0,D,Q,寄存,清零,Q3,Q2,Q1,Q0,由D触发器构成的并行输入/输出数码寄存器,D,D,D,Q,Q,Q,返回,22.2.2 移位寄存器,即可存放数码又可在移位脉冲控制下依次移动位置.,Q,Q,J,K,J,K,
12、K,K,J,J,D,数码输入,RD,清零,移位脉冲,C,Q3,Q2,Q1,Q0,由JK触发器组成的四位移位寄存器,返回,移位寄存器的状态表(设寄存的二进制数为“1011”）,C,Q3,Q2,Q1,Q0,0 0 0 0 0 清零1 0 0 0 1 左移一位2 0 0 1 0 左移二位3 0 1 0 1 左移三位4 1 0 1 1 左移四位,移位过程,返回,存放的二进制数码1011随时钟脉冲从高位到低位依次串行输入到数据输入端。,输出数据时，既可从最高位触发器输出端在移位脉冲控制下依次串行输出，也可以从四个触发器的输出端同时并行输出。,显而易见，并行工作方式的速度较快，但需要的输入输出端子数相应较
13、多。,返回,由D触发器组成的并行、串行输入/串行输出的移位寄存器,&,&,&,&,串行输出,d3,d0,d1,d2,并行输入,寄存,移位脉冲C,清零,Q3,Q2,Q1,Q0,D,D,D,D,串行输入,返回,22.3 计数器,基本逻辑功能:计数器能够累计输入时钟脉冲的个数,22.3.1二进制计数器,计数器的输出码按照二进制加法或减法的规律变化,如二进制加法计数器,其规律是“逢二进一”。,一个触发器可以表示一位二进制数，如要表示n位二进制数，就需要n个触发器。,n位二进制计数器所能表示的状态数最多为N=2n个，而所能表示的最大十进制数为2n-1个。如n=4，则状态数最多为16个，最大十进制数为15
14、。,返回,1.异步二进制加法计数器,所谓异步,是指当多位触发器发生状态变化时,在时间上不同步。其原因是各触发器的时钟脉冲端没有连接在一起，这一点可从下面的异步方式四位二进制加法计数器的工作原理中加深体会。,返回,返回,Q3,Q2,Q1,Q0,J,J,J,J,K,K,K,K,计数脉冲C,RD清零,由主从型JK触发器组成的四位异步二进制加法计数器,Q,Q,Q,Q,返回,2.同步二进制加法计数器,Q2,Q3,Q1,Q0,J,J,J,J,K,K,K,K,清零,计数脉冲,J0=K0=1;J1=K1=Q0;J2=K2=Q1Q0;J3=K3=Q2Q1Q0;,F0,F1,F2,F3,返回,各触发器的状态变换与
15、时钟脉冲同步,返回,例1:,分析图示逻辑电路的逻辑功能,说明其用途.设初始状态为“0000”。,J,J,J,K,K,K,清零,计数脉冲,Q2,Q1,Q0,F0,F1,F2,返回,解：,分析：,从各触发器的C端连接来看，这是一个异步工作方式的计数器。其中，F0 和 F2的C与计数脉冲相连，F1 的时钟端C=Q0，即F1只有在Q0的状态从1变为0时才能翻转。,（1）各J、K端的逻辑式,（Q0每从1变为0时，翻转一次）,Q1,返回,（2）列表,注意到F1只有在Q0的状态从1变为0时才能翻转,C012345,K2111111,J1111111,J2000100,K1111111,J0111101,K0
16、111111,Q2 Q1 Q00 0 00 0 10 1 00 1 11 0 00 0 0,返回,这是一个五进制的异步加法计数器。,时序图如下,返回,22.3.2 十进制计数器,用四位二进制数来代表十个十进制数码09,四位二进制数共有16个状态，用于代表09时会多余出6个状态。编码方式的不同，决定了状态的取舍。,最常用的编码方式为8421码,返回,8421码十进制加法计数器的状态表,返回,Q3,Q2,Q1,Q0,J,J,J,J,K,K,K,K,计数脉冲,J0=K0=1；J1=Q3Q0，K1=Q0；J2=K2=Q1Q0；J3=Q2Q1Q0，K3=Q0,1.同步十进制加法计数器,返回,J0=K0=
17、1；J1=Q3Q0，K1=Q0；J2=K2=Q1Q0；J3=Q2Q1Q0，K3=Q0,C 0 1 2 3 4 5 6 7 8 910,J3,K3,J2,K2,J1,K1,K0,J0,Q3,Q2 Q1 Q0,0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0,0 0 0 0 0 0 1 1 0 1 0 0 1 1 1 1 0 0 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 0 1 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1
18、 1 1 1 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 1 1 0 0 0 0 0 0 1 1,返回,2.二五十进制计数器,返回,Q3,Q2,Q1,Q0,F3,F2,F1,F0,&,&,C0,C1,J,K,J,K,K,J,J,K,S9(1),S9(2),R0(1),R0(2),CT74LS290的内部逻辑图,返回,1.只接C0时,由Q0输出,为二进制计数器。,2.只接C1时，由Q3、Q2、Q1输出，为五进制计数器。,3.将Q0与C1连接,由C1输入计数脉冲,可得十进制计数器。,4.利用“反馈清零法”,可得到小于十的任意进制计数器。,逻辑功能,返回,用反馈清零法将CT74LS2
19、90连接成6进制计数器。,Q3,Q2,Q1,Q0,C0,C1,S9(1),S9(2),R0(1),R0(2),1.首先将Q0与C1连接组成十进制计数器。,2.将置位端接0,Q2和Q1端反馈至清零端。,例2：,返回,原理分析：,设初始状态为0000,1.因为R0(1)=R0(2)=S9(1)=S9(2)=0，所以电路为计数状态，从0000开始计数。,2.当第五个计数脉冲过后，输出为 0101。再来一个计数脉冲时，输出变为0110，由于Q1和Q2分别接R0(1)和R0(2)清零端，所以0110这个状态，刚一出现，马上又变为0000。,返回,22.4 单稳态触发器,22.4.1 CMOS积分型单稳态
20、触发器,+UDD,1,1,A,R,uo1,ui,uo,C,返回,5K,5K,5K,8+UCC,5,6,2,7,3,1 GND,4,1 GND,2 低电平触发端,3 输出端,4 复位端,6 高电平触发端,7 放电端,8 正电源端518V,C1,C2,22.4.2 由555集成定时器组成的单稳态触发器,1.555集成定时器,返回,2.由555定时器组成的单稳态触发器,5K,5K,5K,8+UCC,5,6,2,7,3,1,4,+UCC,+UCC,0.01F,ui,u0,R,C,uc,uc,ui,u0,tp,t,t,t,tp=RC ln3=1.1RC,C1,C2,返回,单稳态触发器的主要用途:,1.用
21、作定时控制,改变RC参数大小,可改变输出高电平时间宽度,即改变定时时间.,2.用于脉冲整形。,返回,22.5 多谐振荡器,22.5.1 RC环形振荡器,1,1,1,uo,R,RS,C,返回,22.5.2 由555定时器组成的多谐振荡器,8+UCC,5,6,3,1,5K,5K,5K,2,7,4,+UCC,+UCC,R2,R1,C,uo,uc,C1,C2,返回,uc,uo,tp1,tp2,1.上电初期,电容电压小于,比较器2输出低电平,使触发器输出高电平。放电管截止。,2.电容充电使电压uc上升到 大于 时，比较器1输出低电平，使触发器输出低电平。放电管导通，电容放电使电压uc下降。,3.当电压下
22、降到 时，比较器2输出低电平使触发器又输出高电平，放电管截止，电容电压重新因充电而重新上升。重复步骤1。,t,t,返回,振荡频率的计算：,tp1:uc 从 上升到 所需的时间为tp1,tp2:uc 从 下降到 所需的时间为tp2,振荡周期:,振荡频率:,返回,占空比可调的多谐振荡器,返回,占空比,返回,应用举例,例：四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作用。,电路的核心是74LS175四D触发器。它的内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。,返回,1Q,1D,2Q,2D,GND,4Q,4D,3Q,3D,时钟,清零,USC,74LS175管脚图,返回,+5V,1D,2D,3D,4D,CLR,CP,CP,抢答前先清零,输出为零发光管不亮,返回,D1,D2,D3,D4,CLR,CP,+5V,CP,反相端都为1,1,返回,D1,D2,D3,D4,CLR,CP,&1,&2,&2,清零,CP,+5V,若第一个按钮被按下,0,0,这时不响应其它按钮的动作,结 束,第 22 章,返回,
