《[信息与通信]018um process introduction.ppt》由会员分享，可在线阅读，更多相关《[信息与通信]018um process introduction.ppt（55页珍藏版）》请在三一办公上搜索。
1、0.18um Process Flow Introduction,18LG adopt 26 Photo mask,if exclude ESD layerAA/Poly/CT/M1M5/V1V5 use DUV scanner(13 layer)“DARC”Cap on Critical layer and Top M6 Poly&M1M5 adopt OPC(optical proximity correction)for line-end shorting&island missingComposite Spacer(ONO)PSM method apply on CT layer Co
2、balt salicide processLow K IMD layer(FSG),0.18um Process Features,Outline,1.STI/Trench Isolation 2.Well Definition/Vt Adjust 3.Gate Formation4.N/PMOS Formation 5.Salicide Formation6.ILD Layer/Contact CT(FEOL:device)7.Metal/VIA 8.Top Meta l Via9.Passivation(BEOL:interconnect),WAFER START&RS CHECKP ty
3、pe 8 12 ohm-cm,non-EPI wafer Start OX 350A dry ZERO Photo ZERO Fully dry etch(OX 350A+SI 1200+-200 A)ZERO Strip,Wafer Mark Scrubber Clean(TJBB)Start oxide RM NLH320A(50:1 HF 350 sec)Meas:Ox RM THK(2535A)AA OX Pre-cln NCR1DH75ARCAM Pad oxide 110+-7A/920oC dry O2Nitride DEP(w/I scrubber)1625+-100A/760
4、oC,Wafer Start,?ZERO OXIDE 的作用是什么？,?ZERO PHOTO的目的是什么？WAFTER MARK是否用光照？,?STI PAD OXIDE 的作用是什么？厚薄会有什么影响？用什么方法生长？,?STI NITRIDE的作用是什么？为什么要精确它的厚度？,1.ZERO OXIDE 的作用是什么？第一是为后序的ZERO PHOTO时做PR的隔离，防止有机PR直接与Si接触，造成污染。PR中所含的有机物很难清洗。第二，WAFTER MARK是用激光来打的，在Si表面引致的融渣会落在OXIDE上，不会对衬底造成损伤。第三，是通过高温过程改变Si表面清洁度。2.ZERO P
5、HOTO的目的是什么？WAFTER MARK是否用光照？ZERO PHOTO是为了在Si上刻出精对准的图形，ASML stepper system requires a zero mark for global alignment purpose。WAFTER MARK不用光照，用LASER刻出WAFTER的刻号。3.STI PAD OXIDE 的作用是什么？厚薄会有什么影响？用什么方法生长？NITRIDE的应力很大，直接淀积到SI上会在SI表面造成位错，所以需要一层OXIDE 作为缓冲层，同时也作为NITRIDE ETCH时的STOP LAYER。如果太薄，会托不住NITRIDE,对 衬底造
6、成损伤，太厚的话在后序生长场氧时易形成鸟嘴。PAD OXIDE是用湿氧的方法生长的。4.STI NITRIDE的作用是什么？为什么要精确它的厚度？NITRIDE是作为STI CMP的STOP LAYER。NITRIDE的厚度要精确控制，一方面与PAD OXIDE,SiON,ARC的厚度相匹配，很好的控制exposure时的折射率,厚度为1625A时的CD control最好；另一方面与BIRDS BEAK的形成有关。如果NITRIDE太厚，BIRDS BEAK会减小，但是引入Si中的缺陷增加；如果加厚PAD OXIDE，可减小缺陷，但BIRDS BEAK会增加。,SiON DEP(CVD)FE
7、 DARC320(w/I scrubber)?AA Photo AA Etch SiN/Ox+Si etch(80+-2degree)AA Asher Mattson(Rcp:1)Polymer&Wet Strip NDH15APRRMSC1M(100:1 HF 30sec)AA THK STI-PO PAD(5400+-160 A),AEI=0.25+-0.02,ADI=0.23+-0.02,STI ETCH,?在STI ETCH中SION的作用是什么？在整个0.18um SRAM FLOW 中SION厚度有几个？,1.在STI ETCH中SION的作用是什么？在整个0.18um SRAM
8、FLOW 中SION厚度有几个？STI ETCH之前DEP了一层SION,目的是为了降低NITRIDE的反射率，作为ARC。在整个0.18um SRAM FLOW 中SION的厚度有3个：320A,400A,600A。,STI PadOX PreCln NCR1DH75ARCAM(100:1 HF 180sec)STI Liner OX1000 C,DRY OX(200+-12A)Anneal(Diff)1100 C,2 hrs(Furnace ann.)for STI etch damage recoveryHDP Fill HDPCVD OX 5.8KA W/O AR sputter RT
9、A PRECLN NRCAM(SC1+SC2)HDPCVD OX RTA 1000RTA020S(1000C,20sec,N2),HDP Deposition,在STI HDP前LINER-OXIDE的作用是什么？,HDP DEP原理？,为什么HDP DEP后要有RTA？,1.在STI HDP前LINER-OXIDE的作用是什么？LINER OXIDE是用热氧化的方法生长的。a.一方面在STI ETCH后对SI会造成损伤，生长一层LINER OXIDE可以修补沟道边缘Si表面的DAMAGEb.在HDP之前修复尖角，增加接触面c.同时HDP DEPOXIDE是用PLASMA,LINER OXID
10、E也作为HDP时的缓冲层。7：HDP DEP原理？在CVD的同时，用高密度的PLASMA轰击，防止CVD填充时洞口过早封死，产生空洞现象，因为有 PLASMA轰击，所以HDP后要有RTA的步骤。8：为什么HDP DEP后要有RTA？A：a.因为HDP是用高能高密度的PLASMA轰击的，因此会有DAMAGE产生，要用RTA来消除。b.For HDP ox densification.,AA Reverse,AAR Photo AAR=(AA-0.4)+0.4)-0.2AAR Etch Stop on SiNAAR Asher Mattson(Rcp:1)AAR wet strip NPRRM(S
11、PM only),?AR is single side or double side?Single side 0.4,9：为什么在STI CMP前要进行AR PHO 和ETCH BACK？,A：AR PHO 就是用AA PHO 的反版在HDP CVD 生长的OXIDE上形成图示形状，先用DRY方法去掉大块的OXIDE，使CMP时能 将OXIDE完全去掉,9：为什么在STI CMP前要进行AR PHO 和ETCH BACK？,AAR=(AA-0.4)+0.4)-0.2,0.4,STI Pre-CMP THK-PO PAD(6100+-225 A)STI Polish&in-situ Cln(ST
12、I_XXXX)?CMP 是磨到NIT上。STI Pre-CMP THK-PO PAD(3600+-250 A),SIN(1050+-50)AA NIT RM NLH90AHPO2450A(50:1 HF+H3PO4)THIN OXIDE THK-P PAD(82+-17)STI PAD OX RM NLH60A(50:1 HF 65 sec)SAC OX PRECLN NCR1DH100ARCAM(100:1 HF 240sec)SAC OX 110+-7A/920oC 45min dry O2 As implant screen oxide,STI CMP&NIT RM,11：为什么在CMP
13、后进行CLN？用什么药剂？,10：在STI CMP后OXIDE的表面要比NITRIDE 的低？,12：SAC OX 的作用？为什么要去除PAD OX后才长SAC OX，而不直接用PAD OX？,10：在STI CMP后OXIDE的表面要比NITRIDE 的低？A：NITRIDE的硬度较大，相对来说OX的研磨速率更高，因此STICMP 会有一定量的Dishing.11：为什么在CMP后进行CLN？用什么药剂？A：CMP是用化学机械的方法，产生的PARTICLE很多，所以要CLN。使用药剂如下：SPM+HF：H2SO4：H2O2 去除有机物质 HPM：HCL：H2O2：H2O 去除金属离子 APM
14、：NH4OH(氨水）HF:去除自然氧化层12：SAC OX 的作用？为什么要去除PAD OX后才长SAC OX，而不直接用PAD OX？A：因为经过上面一系列的PROCESS，SILICON的SURFACE会有很多DAMAGE，PAD OX 损伤也很严重，因此要去掉PAD OX后生长一层OXIDE来消除这些DAMAGE，同时SAC OX也避免PR与SI的表面直接接触，造成污染。也为下一步的IMP作阻挡层，防止离子IMP时发生穿隧效应。Dry OX:生长速度慢，生成氧化物致密性好，缺陷多，所需反应温度高（考虑device的thermal budget）-SAC OXWet OX:生长速度快，生成
15、氧化物致密性差，缺陷少，所需反应温度低(对device 影响小)-GATE OX13、APM，SPM，HPM的主要成分，除何种杂质；HF的作用。APM NH4OH:H2O2:H2O=1:1:5 SC1主要去除微颗粒，可除部分金属离子。HPM HCL:H2O2:H2O=1:1:6 SC2主要作用是去除金属离子。SPM H2SO4:H2O2=4:1主要作用是去除有机物（主要是残留光刻胶）。HF的主要作用是去除OX。,14,Why after STI CMP NIT remain about 1050-110=940 but SIN RM use 2450?,P_Well Photo(191)Imp
16、lant:P WELL IMPB160K15E3T00N CHANNEL IMPB025K44E2T00N_VT IMPD170K70E2T00PWELL Asher Mattson:21PWELL Wet StripSPM only,P WELL,N pthru,N_VT,P-Well and Vt_N adjustment,14、WELL IMP中需要注入几次，每次IMP的位置大致怎样？,14、WELL IMP中需要注入几次，每次IMP的位置大致怎样？0.18UM制程中WELL IMP有三次：WELL IMP注入的位置最深，用以调节井的浓度防止Latch-up效应。CHANNEL IMP位
17、置较浅，加大LDD之下部位的WELL浓度，使器件工作时该位置的耗尽层更窄，防止器件PUNCH THROUGH。VT注入，靠近器件表面，调节器件的开启电压。15、什么是PUNCH THROUGH，为消除它有哪些手段？PUNCH THROUGH是指器件的S、D因为耗尽区相接而发生的穿通现象。S、D对于SUB有各自的耗尽区。当器件尺寸较小时，只要二者对衬底的偏压条件满足，就可能发生PUNCH THROUGH效应。这样，不论GATE有无开启都会有PUNCH THROUGH产生的电流流过S、D。在制程中，采用POCKET和CHANNEL IMP来加大容易发生PUNCH THROUGH位置的SUB浓度，从
18、而减小器件工作时在该处产生的耗尽层宽度以达到避免PUNCH THROUGH发生的效果。,N_Well Photo(192)Implant:N WELL IMP P440K15E3T00P CHANNEL IMP P140K50E2T00VTP IMPA130K90E2T00NWELL Asher Mattson:21NWELL Wet Strip SPM onlyNWELL Anneal Precln MRCAM(SC1+SC2)IMPLANT DAMAGE ANNEAL 1000RTA010S(1000C;10sec N2(PVD),N-Well and Vt_P adjustment,Fi
19、nal 70 A,Thick/Thin Gate oxide define,SAC OX RMNLH60A(50:1 HF 65sec)SAC OX THK-PO PAD(3200+-400 A)GATE1_OX PreCln NCR1DH100ARCAMGATE1_OX 800C,48A+-4 A,wetDual GATE Photo(0.45+/-0.05um)GATE1 ETCH N(NLB75A)GATE1 Strip SPM only STI THK-PO PAD(3150+-180 A)GATE2_OX PreCln NCRRCAMGATE2 OX 750 C,27+-2 A,we
20、t,16、为什么要进行DUAL GATE OX，该OX制程如何？GATE OX ETCH方式怎样？,Thin gate,Thick gate,16、为什么要进行DUAL GATE OX，该OX制程如何？GATE OX ETCH方式怎样？在工艺中，为了满足不同的开启电压要求设计了两样GATE OX。工作电压为3.3V（外围）的需要GATE OX的较之 1.8V为厚。SAC OXIDE REMOVE-GATE1 OX 生长50AOX-DUAL GATE OXIDE PHOTO GATE OXIDE ETCH/CRS 将1.8V器件处的GOX去掉-GATE2 OX-POLY DEPOSITION在D
21、UAL GATE OXIDE PHOTO之后的ETCH要去除1.8V的GATE OX1，然后两边（3.3V、1.8V）同时生长OX，形成70A、32A的DUAL GATE结构。,17、为什么用UNDOPE的多晶?掺杂POLY（一般指N型）在CMOS工艺中会对PMOS的VT有较大影响，而UNDOPE的掺杂可以由后面的S、D的IMP来完成，容易控制。1.LOGIC 产品POLY THK较大（0620UPY2000），DOPED POLY 生长有困难 MEMORY产品POLY THK较小（0530DPY0800DH/WSI1K565），DOPED POLY 易生长，不会对DEVICE有过多影响.Di
22、fferent poly temp.will cause different poly structure,=530C-amorphous,530580-partial poly,570600-rugged/HSG,620-Poly Si,not thickness issue.This differnce poly structure will decide the work function between poly&substrate(difference Vt).For DRAM process use 620C Dope-poly,it need to adjust both N/P
23、MOS Vt by B/BF imp.But in logic process adjust PMOS by As.,POLY DEPOSITIONPOLY 2000A,620CSiON DEP FEDARC320POLY PHOTOPoly ARC etch+Poly etch GATE Asher Mattson(Rcp:1)GATE Wet Strip NDH5APRRM(100:1 HF 10sec+SPM)THICK GATE OXIDE THK-P PAD(25+-5 A)SION RM NLH5AHP0550A 50:1 HF+H3PO4 GATE RE-Oxidation Pr
24、eCln NRCA(SC1+SC2)Poly Re_Oxidation 1015C,21A RTO(T 1C,THK 0.8 A),ADI 0.18+-0.015um,AEI 0.18+-0.015um,Poly Gate Definition,25.在POLY ETCH 后要进行POLY Re-Oxidation 的作用？a.修补ETCH 后对GOX 造成的damage.b.防止native-oxide生成(Poly ETCH 过程中要注意控制CD,并且所用药品的RECIPE 要对OX的选择比要足够大。)For thermal budget&good oxide profile around
25、 poly gate,NLDD1 Photo Implant:N Pocket implant(D130K25E3T30R445)NLDD implant(A003K80E4T00)NLDD1 Asher&Wet Strip(21+SPM)PLDD1 Photo Implant:P Pocket implant:(A130K30E3T30R445)PLDD implant(F005K20E4T00)PLDD1 Asher&Wet Strip(21+SPM),LDD1 Definition(Core device,1.8V),18 解释HOT CARRIER EFFECT，说明LDD的作用。,1
26、8解释HOT CARRIER EFFECT，说明LDD的作用。当MOSFET通道长度缩小时，若工作电压没有适当的缩小，通道内的电场会增大，靠近电极处最大，以至于电子在此区域获得足够的能量，经过撞击游离作用，产生电子-空穴对。这些电子空穴对有的穿过氧化层形成门极电流，有的留在氧化层内影响开启电压。同时也使得表面的迁移率降低。LDD的轻掺杂使横向电场强度减小，热载流子效应被降低。19为什么PLH、NLH无pocket IMP？在0.18m LOGIC DUAL GATE 制程中，GATE1是0.35m，其尺寸较宽，其下面的沟道也较宽，也就不会产生p-th现象，所以不需要进行pocket IMP来进
27、行调整。,LDD2 Definition(I/O device,3.3 V),PLDD2PLDD2 PhotoPLDD2 implant(F040K30E3T00)PLDD2 Asher&Wet Strip(21+SPM)PLDD2-RTA 0950RTA010S(950 C,10sec)NLDD2NLDD2 PhotoNLDD2 implant(P040K40E3T00)NLDD2 Asher&Wet Strip(21+SPM),19为什么PLH、NLH无pocket IMP？,Nitride Spacer,SPA Dep.Precln NRCA(SC1+SC2)LINING TEOS Di
28、ff 680 C,150+-20A SiN SpacerDiff 650 C,300+-30 A OX SpacerIMP 680C,TEOS 1000+-25 A SPACER ETCH(Oxide+SIN)Post Clean NCR(SPM only)SPA POST THK TRENCH OX(3100+-480,Avg.=3280 A),THIN OX(175+-20 A)Oxide Strip NDH25A(100:1 HF 60sec)SPA POST OX STRIP N-PAD(045,AVG=10 A),Composite Spacer,20Nitride spacer 的
29、特点？为什么要做成这种结构？若是O-N结构会有什么影响？Nitride spacer是怎样Etch的？,20Nitride spacer 的特点？为什么要做成这种结构？若是O-N结构会有什么影响？Nitride spacer是怎样Etch的？先用热氧化法于700下生长一层150左右的lining TEOS作为的ETCH NITRIDE 的 STOP LAYER，也作为Nitride的缓冲层，减少Nitride对Si的应力。然后再deposition一层SIN（300左右），这是主要的，但不能太厚，太厚会对下层Lining TEOS Structure造成损伤，即Lining TEOS 会支撑不
30、住。但是Spacer又要求有一定的厚度，所以在Nitride的上面还要在Dep一层TEOS（1000100），这样就形成了O-N-O结构。Spacer etch时先干刻到Lining TEOS上停止，再用湿刻的方法刻蚀Lining TEOS，但是并没有完全去掉，经过Oxide Striping后lining oxide 还有的50 作为SN+,SP+-的IMP的掩蔽层。,N+N+PhotoN+implant1(A060K51E5T00)N+implant2(P035K15E4T00)Asher&Wet Strip(22+SPM&APM)N+Anneal 1025RTA020S(1025 C,2
31、0s N2)P+P+PhotoP+Implant1(B005K33E5T00)P+Implant2(B015K30E3T00)Asher&Wet Strip(22+SPM&APM),NP&PP Definition,PSD IMP,37SN+/SP+IMP 为什么要进行两次？两次注入的能量和剂量都不同，降低S/D与WELL之间浓度梯度，减小leakage.Use dual gate imp.(NOMS gate imp.N+,PMOS gate imp.P+)will easy to control Vt&Idsat(PMOS Idsatwill be surface channel curr
32、ent,in DRAM PMOS is buried channel),High dose imp.will causePR residue more easily,Pre-cln NRCAM(100:1 HF 60sec)SAB Cap Ox SRO 350AP+RTA Annealing PVD 1015RTA010S(1015 C,10sec)Post P+RTA THK-PO PAD(3400+-400,Avg.=3470A)SAB PhotoSalicide Block Etch Dry+WET ETCHSAB Asher+wet strip(32+SPM&APM)SAB THK T
33、RENCH OX-PO PAD(3100+-400,Avg.=3000A),Salicide Block,22.为何要将SP+-的IMP RTA Annealing推至SAB Dep之后？,23.SAB的作用？,22.为何要将SP+-的IMP RTA Annealing推至SAB Dep之后？主要防止Borron从Wafer表面溢出。是SAB ox film更致密RTA作用：(1)為恢復經離子植入後造成的晶片表面損傷(2)趨動植入離子(3)使植入離子移動到適當位置23.SAB的作用？Salicide Block首先，在不需要Salicide的地方防止产生Salicide,做电阻时。其次，ESD
34、的保护电路上不需要做Salicide.而且SAB 有防止S/D的杂质从表面析出。,Pre-CO oxide RM NDH25A(100:1 HF 60sec)Change Co Pod&Cassette Salicide Deposition(E30C85N20)(Ar sputter 30A/Co 85A/TiN 200A)因为Co 易氧化，所以dep一层Tin防氧化。Salicide 1st RTA(530oC 30sec N2),Salicide Selective Etch NSC1M2 SC1NH4OH:H2O2:H2O 1:1:5 M2 H3PO4:HNO3:CH3COOH 70:
35、02:12 Salicide 2nd RTA(850oC 30sec N2),Co Salicide,?Ar sputter 30A will etch nature oxide 30A;,24.Salicide在两次退火过程中形成物质的特点？在Salicide形成过程中为何要两次RTA?TiN(200)的作用。Salicide过厚或者过薄有何影响。,24.Salicide在两次退火过程中形成物质的特点？在Salicide形成过程中为何要两次RTA?TiN(200)的作用。Salicide过厚或者过薄有何影响。第一次在500下退火，在S/D以及Poly上面形成Co2Si,这样会把表面的Co固定
36、住，从而防止其沿着表面流动，这样形成的Co2Si.Salicide的电阻较大，再经过一次RTA(850)后Co2SiCoSi2,电阻率下降，若经过一次退火，Poly和S/D中的Si会扩散到side wall上，从而在侧墙上也会形成CoSi2，这样就会把Poly与D,S连接起来，造成短路。a.由于Co在高温时易结块，在Si&POLY表面覆盖不均匀，影响Salicide的质量表面盖一层TiN将Co固定。b.因为Co 易氧化，所以dep一层Tin防氧化Salicide过薄，电阻较高，在ETCH时O/E容易刻穿无法形成欧姆接触。过厚则可能使整个S,D都形成Salicide。,PE-SION 400A
37、DEP CVD HKSION400 high k 是高的介电常数高，绝缘好。Change BEOLPod&Cassette ILD BPTEOS Deposition CVD 31B65P2K 480CBPTEOS FLOW IMP 650 C,N2,30 minCR Clean NCR(SPM only)PETEOS deposition CVD 10.5 K ILD PRE-CMP THK-P PAD(12500+-900,Avg.=12350A)Ox CMP for ILD 7.5K ILD POST-CMP THK-P PAD(7500+-600,Avg.=7560A)ILD CR C
38、lean NCR(SPM only),ILD Deposition,?What is BPSG?,BPSG flow 的目的？,27SABP-TEOS 的作用？,28为什么在SABP-TEOS上要DEP 一层PETEOS.?,Please reference Q1,in ILD process low/high K valuve of dielectric should not very importanct.Poly gateuse as a switch transistor not current conduction.Most of low k material in IMD beca
39、use of Metal line pass large current!,何谓BPSG，BPTEOS?在制成上有何靠量？BPSG:Boron-Phosphorus silicate glass 硼磷化硅玻璃:BPTEOS:Boron-Phosphorus silicate Tetraethoxy Silane,硼磷掺杂四乙基硅酸盐 since their flow temperatures are lower(about 900c),better planarzation can be obtained.The larger the flow rate is.因为他们的熔融温度较低约900c
40、且有较好的流动性,所以常用于平坦化制成。Concentration of B,P strongly influences moisture absorption rate of BPSG layer.B、P的浓度对BPSG的吸收水蒸气的能力有强烈的影响。When the absorption of moisture happens,borate crystal(BO3)will be formed,causing contamination.如吸收水蒸气，会产生硼酸盐晶体BO3,从而导致玷污。Besides,moisture absorption will degrade the adhesi
41、on with PR layer.此外吸收水汽还会影响BPSG对PR的支撑能力。To prevent this,additional thermal treatment is needed.为防止此现象，需要额外的热制成。The thicker the BPSG films are,the better the planerization,but the thickness is limited by following photo lithography process.BPSG越厚，相应的平坦化能力越好。但是BPSG的厚度又受后续photo制成能力的限制。,Back,BPSG flow 的
42、目的？使用高温来对BPSG进行高温热流（Thermal Flow)使BPSG产生流动，增加其平坦度。同时掺杂磷硼，可降低玻璃回流温度至900c。在半导体制成上可降低回流温度至850c温度下进行。BPSG材料比较疏松需要对其回流增加其Density,在目前的制成水平上，靠量此目的更多一些还有在dep BPSG时有一些小洞，flow 后可以填满。,Back,27SABP-TEOS 的作用？SABP-TEOS Sub-AtmosphericBP TEOS 好处 good gap-filling and 平坦化,trap Na+,Lower Reflow Temperature,Reflow后 降低w
43、afer 表面的高度差,结构变得比较致密。28为什么在SABP-TEOS上要DEP 一层PETEOS.?The main purpose is for CMP,BPSG的研磨速率快，BPSG的硬度过小在后一步的CMP时容易造成划伤，加上一层PETEOS减小划伤。,CT DARC CVD(SiON/OX-200A/600A)Scrubber CT Photo ADI CD 0.255+/-0.02um?AEI CD 0.225+/-0.025umCT etch CT Asher 41Change Co Pod&Cassette CT wet strip(send to FAB1 Backup)N
44、PRRMSC1MChange BEOL Pod&Cassette,Contact,avoid side-lobe and blind,Side-lobe Effect,Hole resist must be anti-side-lobe,avoid side-lobe and blind,Enhance Reticle CD以减小photo所需能量。从而减小干涉衍射能量避免 side-lobe,由于光的干涉衍射现象造成,CONT GLUE LAYER PVDETCH100 A/IMP TI 200A/CVD-TIN50ASilicide annealing(690C,N2 60s)3.3k W
45、 CVD DEP W CMP,W-Plug,IMP Ti(Ionized metal plasma)提高Ti/Tin的均匀性，好的底部覆盖率，获得好的沉积速率，IMP 由较低的更均匀分布的阻值。,？(What is mean for IMP)-,30 the function of silicide annealing after contact glue layer dep?使Ti转化为silicide 减小阻值，增加粘连性，并且修补损伤。,44、在形成W PLUG 的GLUE LAYER时是用什么方法淀积TI？,W-Plug,31为什么要用W-PLUG?在传统的溅射工艺中，铝的淀积容易出现
46、阶梯覆盖不良的问题，因此不适合用于较高集成度的VLSI的生产中。相对来说W的熔点高，而且相对其他高熔点金属导电性好，且用CVD法制作的W的阶梯覆盖能力强。Cu在CMOS中的中毒效应 因为钨与氧化物粘着力不强并且WF6会和硅发生反应，所以在WCVD淀积之前必须先淀积一层粘着层和一层阻挡层，例如，Ti/TiN。Ti和氧化物有非常好的粘连性，Ti一般通过物理气相方法（PVD）制取，标准PVD淀积的Ti的阶梯覆盖性能很差，而且会和WF6反应。因此，在接触孔或通孔上有必要在WCVD前淀积第二层TiN阻挡层,MET1 GLUE(200 Ti/250 TiN)MET1 Acu(4000 AlCu/50 Ti
47、/300 TiN)Scrubber Inorganic BARC 320AScrubber M1 Photo ADI CD 0.22+/-0.015um AEI CD 0.24+/-0.02umM1 etchM1 wet strip EKCPure H2 Alloy PVD(410 C,90sec),Metal 1,Metal 1,32MATAL LAYER 的三明治结构如何？各层作用如何？金属电迁移的影响？减小方法？结构为Ti/TiN/AlCu/Ti/TiN 第一层Ti作为粘接层，TiN作为夹层防止上下层的材料交互扩散(Al和Si相互扩散)防止Al的电迁移 第二层Ti根据实际工艺需要决定其存
48、在与否，TiN除具有防止电迁移的作用外还作为VIA蚀刻的STOP LAYER。Al在大电流密度下容易产生金属离子电迁移的现象，使某些铝条形成空洞甚至断开，而在铝层的另一些区域生长晶须，导致电极短路。减小方法在上下加上BARRIER LAYER,在Al中加入Cu.33.Cu在Al线中的作用?为什么能有效抑制其电迁移?研究指出，在W栓塞或过孔互连的工作条件下，Al-Cu合金引线的MTF主要取决于Cu在Al-Cu合金引线中的扩散性21。Cu在Al原子晶界处的偏析和扩散造成了Al-Cu合金引线中的电迁移阻力 的增加；Cu原子与Al原子相比有较高的凝聚能，易在铝的晶界处偏析22。Cu在Al原子晶界处的偏
49、析使得Cu-Al在晶界处的结合远比Cu-Cu和Al-Al的 结合要牢固得多，这意味着Cu加固了Al原子的晶界，从而抑制了Al原子的晶界扩散23。另外，Cu在Al中的溶解度很小（在200时大约0.1wt%），这也使得Cu更易在晶界处偏聚，从而为质量迁移提供了充足的原子储备。最后，易分解的Al2Cu沉淀也使得互连引线中电迁移消耗的Cu能得到及时补充，从而延长了MTF。进一步的研究表明，在Al引线中Cu首先扩散，同时由于Cu的激活能低于Al的激活能，所以Al的扩散完全被抑制，等到Cu在Al引线中彻底消耗后，Al的扩散才开始。偏析在晶界处过量的Cu能够补充电迁移过程中Cu原子的损耗，进而提高了MTF2
50、4。,SRO Liner Dep.CVD Silicon Rich OxideHDP 6K CVDPE-FSG Dep.11.5 K CVD掺杂氟的硅玻璃(Fluorinated Silicate Glass),IMD1 CMP In-situ PE-N2 treatment&USG Cap 2 K 未掺杂的硅玻璃(Undoped Silicate Glass),USG 可以盖住FSGlayer，防止F-diffusive.避免金属空洞。Ox CMP for IMDIMD1(SiON/OX-600A+200A)Via1 Photo ADI CD 0.285+/-0.02um AEI CD 0.
