计算机组成原理.docx

《计算机组成原理.docx》由会员分享，可在线阅读，更多相关《计算机组成原理.docx（11页珍藏版）》请在三一办公上搜索。

1、精选优质文档-倾情为你奉上一 选择题1*151、 根据计算机系统的多层次结构，可以将计算机系统分为虚机器和实机器，其中属于实机器层次的是（ ）A高级语言层 B微程序机器层 C汇编语言层 D操作系统层2、 完整的计算机系统包括两大部分，它们是（ ）A主机和外设 B运算器与控制器 C硬件和软件 D硬件与操作系统3、 在各种码制中，“0”具有唯一表示的方式是（）A远吗和补码 B原码和反码 C移码和补码 D移码和原码4、 假定下列字符码中有奇偶校验位，但没有数据错误，采用奇校验的编码是（）A 10011110 B11010100 C 01011001 D 101111105、 浮点数的精度取决于（）A

2、阶码的位数 B尾数的位数 C阶码采用的编码 D尾数采用的编码6、 在具有Cache的存储结构中，每个主存储器的块可以映射到Cache中任意一块的方式称为（）A组相连 B直接相连 C间接相连 D全相连8、下列几项中，不符合RISC指令系统的特点是A指令长度固定，指令种类少B寻址方式种类尽量多，指令功能尽可能强C增加寄存器的数目，以尽量减少访存次数D选取使用频率最高的一些简单指令以及很有用但不复杂的指令9、在下列选项中，能引起外部中断的事件是（）A打印机输出 B除数为0 C浮点运算下溢 D陷阱指令二填空题1*101、 根据计算机硬件与软件的关系，软件和硬件在逻辑功能上可以是等效的。2、 常用的数据

3、校验码有奇偶校验码、海明校验码和循环冗余校验码。3、 实现两个浮点数的加减运算，一般需要对阶、尾数加/减、结果规格化和尾数舍入等4个步骤。4、 动态存储器的刷新方法常用的有集中刷新、分散刷新和异步刷新三种。5、 对于SRAM、DRAM和EEPROM芯片而言，需要定时刷新的存储芯片是SRAM。6、 控制器的同步时序控制方式分为周期、节拍 和脉冲三种。7、DMA传送方法有CPU停止法、交替访问内存和周期挪用法等三种。三判断题1*51、 算数右移指令执行的操作是：符号位保持不变，符号位连同数值位各位按位右移，最低位向右移出，移出位可保存到进位状态寄存器C中。（ ）符号位不变，并顺次右移1位，最低位移

4、到进位标志位2、 在存储器层次结构中，在CPU和主存之间采用Cache的目的是增加主存容量，提高访存速度。（ ）解决CPU与内存之间的速度匹配问题3、 相对于微程序控制器，组合逻辑控制器的特点是指令执行速度快，指令功能的修改和扩展容易。（）微程序控制器的设计思想和组合逻辑设计思想截然不同。它具有设计规整，调试、维修以及更改、扩充指令方便的优点，易于实现自动化设计4、 CPU响应中断后，需要进行的第一项操作是关中断。（ ）四计算题（三题共20分）1.已知某机浮点数表示格式如下（8分） 11 10 6 5 0数符阶 码尾 数其中，浮点尾数和阶码的基值均为2，阶码和尾数军用补码表示。设有两个十进制数

5、X=0.875x213，Y=-0.625x212（1） 请写出X和Y的机器数形式（1） 清按浮点加减法的运算规则计算X+Y的结果（要求写出详细运算步骤）2.已知CPU共有数据总线位D7D0，欲组成32KB的内存（1） 需要多少根地址线？（1分）（2） 若使用4Kx4bit的芯片组成内存，则需要多少片？（1分）（3） 分成几组？每组几片？（2分）（4） 片内地址线需要几根？（1分） （5） 那几根组成 的译码？（1分）2.已知CPU共有A15-A0（16根地址线），D0-D7（8根数据线）。欲组成4KB的内存问：(1) 需要多少根地址线？答：需要地址线12根：4K=2的12次方，故需12根地址线

6、(2) 若使用1K x 4bit de 芯片数：需要多少片答：4K*8 / 1K*4=8片(3) 分成几组，每组几片答：分成4组，每组两片(4) 片内地址线需要几根答：片内地址线：1k=2的10次方，所以需要10根(5) 哪几根组成 的译码？（1分）答：A10A11组成 的译码(6) 画出连接逻辑图3.设某机字长位26位，CPU有16个26位通用寄存器，有6中寻址方式包括立即寻址、直接寻址、间接寻址、变址寻址等，采用R-S型单字长指令格式，共有62条指令。试问：（1） 该机直接寻址的最大存储空间为多少？（2分）（2） 若采用间接寻址，则可寻址的最大存储空间为多少？（2分）（3） 若立即数为带符

7、号的补码整数，试写出立即数范围。（2分）3. 设某机字长为32位，CPU有32个32位通用寄存器，有8种寻址方式包括直接寻址，间接寻址、立即寻址、变址寻址等，采用RS型单字长指令格式。共有120条指令，试问：（1） 该机直接寻址的最大存储空间为多少？（2） 若采用间接寻址，则可寻址的最大存储空间为多少？如果采用变址寻址呢？（3） 若立即数为带符号的补码整数，试写出立即数范围。答：（1）120条指令，指令操作码占7位；8种寻址方式，占3位；32个通用寄存器，占5位；指令剩余长度为：3273517。该机直接寻址的最大存储空间为 217（2）间接寻址可寻址的最大存储空间为：2324G。变址寻址可寻址

8、的最大存储空间为：2324G。 （3）立即数范围：216 2161。4.某机采用微程序控制方式，微指令字长25 位，采用分组译码方法表示不同微命令 ，后组微指令地址采用断定方式。共有微命令30个，构成4个互斥类，各包含5个、8个、14个和3个微命令，控制微程序转移的条件有3个，每个条件占1位(由测试字段表示)(1) 4个互斤类控制宇段分别用几位二进制数编码? 答：4 个互斥类控制字段分别用3、4、4和2位，共13位。(2) 设计出微指令的具体格式。 答：下地址字段=25-13-3=9位，微指令的具体格式: 操作控制字段13位+测试字段3位+下地址字段9位。(3) 控制存储器的容量应为多少? 答

9、:控制存储器的容量: 512*25位5.某磁盘组有8个记录面，每面有256个磁道，每个磁道分为16 个扇区，每个扇区包括512字节，已知磁盘内磁道直径为10英寸，外磁道直径为18英寸，转速为100转/秒，试计算下列参数。(本小题8分)。(1) 该磁盘组最大存储容量(MB) (2分)该碰盘组最大存储容量是: (2) 该磁盘组最大密度(bpi,只取整数)(2 分)最大位密度:(3) 该磁盘组道密度(tpi) (2分)磁道密度256/(18/2-10/2) =256/4=64道/英寸=64tpi(2分)(4) 该磁盘的数据传输率 (KB/S)数据转输率：Dr=5.磁盘组有6片磁盘，每片有两个记录面，

10、最上最下两个面不用。存储区域内径22cm,外径33cm,道密度为40道/cm,内层位密度400位/cm，转速2400转/分，平均寻道时间为10ms问:(1)共有多少柱面?答：有效存储区域=16.5-11=-5.5(cm)因为道密度=40道/cm，所以共有405.5=220道，即220个圆柱面。(2)盘组总存储容量是多少?答：内层磁道周长为2R=231411=69.08(cm) 每道信息量=400位/cm 69.08cm=27632位=3454B 每面信息量=3454B 220=759880B 盘组总容量=759880B 10=7598800B(3)数据传输率多少?答：磁盘数据传输率Dr = r

11、 * N，N为每条磁道容量，N=3454B，r为磁盘转速R=2400转/60秒=40转/秒 Dr=40*3454B=13816B/S(4)平均寻址时间是多少?(5)如果某文件长度超过一个磁道的容量，应将它记录在同一个存储面上，还是记录在同一个柱面上?答：同一个柱面，因为不需要重新找道，数据读/写速度快。6.某机采用微程序控制方式，伪指令字长25位，采用分组译码方法表示不同的微命令。后继微指令地址采用断定方式，共有微命令30个，构成4个互斥类，个包含5个，8个，14个，和3个微命令，控制微程序转移的条件有3个每个条件占1位（由测试字段表示）（1）4个互斥类字段控制字段分别用几位二进制数编码（2）

12、 设计出微指令的具体格式（3） 控制存储器的容量应为多少答：（1） 4个互斥类字段控制字段分别用3、4、4和2位，一共13位（2） 下地址字段=23-13=9位微指令的具体格式：操作控制字段13位+测试字段3位+下地址字段9位（3） 制存储器的容量应为512*25位五简答题（3题共20分）1、 简述冯诺依曼计算机的基本思想（包含哪三个方面）（6分）答：冯诺依曼计算机的基本思想包含三个方面：1) 计算机由输入设备、输出设备、运算器、存储器和控制器五大部件组成。2) 采用二进制形式表示数据和指令。3) 采用存储程序方式。2、 CPU中有哪几个最主要的寄存器？他们的主要作用是什么？（6分）(1) 指

13、令寄存器IR：指令寄存器用于存放当前正在执行的指令。当指令从主存取出后，经MDR传送到指令寄存器中，以便实现对一条指令执行的全部过程的控制。(2) 程序计数器PC：程序计数器又称指令计数器、指令地址寄存器，用于保证程序按规定的序列正确运行，并提供将要执行指令的指令地址。(3) 累加寄存器AC：用于暂存操作数据和操作结果。(4) 程序状态寄存器PSR：用于以存放程序的工作状态（如管态、目态等）和指令执行的结果特征（如ALU运算的结果为零、结果为负、结果溢出等），把它所存放的内容称为程序状态字（PSW）。PSW表明了系统的基本状态，是控制程序执行的重要依据。(5) 地址寄存器MAR：用于存放所要访

14、问的主存单元的地址。它可以接受来自PC的指令地址，或接受来自地址形成部件的操作数地址。(6) 数据缓冲寄存器MDR（或MBR）：用于存放向主存写入的信息或从主存中读出的信息。六设计应用题（三题共30分）1.已知某微程序控制器结构和水平微指令（也就是直接编码法）格式如下（图中MAR微地址寄存器；MIR微指令寄存器；IR指令寄存器），请回答下列问题（10分）（1） 该微程序控制器采用什么方式确定后继微指令的地址的？答：采用下地址方式（或断定法）确定的（2） 该微指令可产生多少种微命令？答：可产生90种（3） 需要多大容量（以位算）的控制存储器？答：需要28x(8+2+90)=28x100位的控制存

15、储器2.某计算机中断系统中有5个中断源P1,P2,P3,P4,P5,中断源P1的优先级最高P2、P3、P4、P5优先级一次降低（10分）（1） 在COU执行某用户程序过程中，P3发出了中断请求，但在中断源P3的中断服务程序中，对各中断源发出了新的屏蔽吗，日表一所示（其中1表示屏蔽中断）中断处理程序级别中断屏蔽位1级2级3级4级5级第三级11111请问在CPU执行P3的中断服务程序时，能否响应中断源P1的中断请求？（2分）（2） 如果要求CPU执行P3的中断程序时，能够响应中断源P4、P5的中断请求，而不响应其他中断的中断请求，请给出执行P3的中断服务程序时序发出得中断屏蔽码（3分）（3） 设中

16、断源P1、P2、P3、P4、P5的编码为00010101，系统中断向量表的起始地址为1000H向量表内容按中断源的编号顺序排列。请根据图2给出的中断向量表，写出中断源编码与中断向量地址之间的关系（3分）90B0H6000H30A0HA350H290AH地址 中断向量表1000H1002H1004H1006H1008H（4） 当CPU响应中断源P3的中断请求时，其所对应的中断服务程序入口地址是多少？（2分）3.已知某8位机的主存采用半导体存储器，总容量由8Kx8位的ROM芯片和16Kx8位的RAM芯片构成，假设ROM芯片和信号控制端，RAM芯片有和信号控制端；CPU地址总线位16根（A15A0）

17、，数据总线位8根（D7D0）,读写控制信号为R/（高电平为读，低电平为写）。要求：（1） 使用8Kx8位的ROM芯片和8Kx4位的RAM芯片组成（2） 8KB ROM地址空间设计在2000H3FFF好，16KB RAM空间地址设计在4000H5FFFH和8000H9FFFH之间；请画出主存芯片与CPU的连续逻辑图，并指出每个芯片的地址空间。（说明：若能用文字解释清楚也可得分）（10分）4.某计算机的中断系统中断处理次序屏蔽码如下，屏蔽码为1，表示中断被屏蔽中断处理次序屏蔽码程序级别屏蔽码1级2级3级4级第一级1000第二级1100第三极1111第四级1101问：（1）各级设备的中断优先级如何（

18、3） 没有中断请求是2，3级。在执行2级中断服务程序时，又有1、4级中断请求请画出中断响应的处理过程1. 什么叫总线? 总线的主要特点是什么？采用总线有哪些好处?。答：总线是一组可为多个功能部件共享的公共信息传送线路。总线的主要特点是共享总线的各个部件可同时接收总线上的信息，但必须分时使用总线发送信息，以保证总线上信息每时每刻都是唯一的、不至于冲突。使用总线实现部件互连的好处： 可以减少各个部件之间的连线数量，降低成本；便于系统构建、扩充系统性能、便于产品更新换代2. 试述组合逻辑控制器与微程序控制器的主要区别。答：组合逻辑控制器采用组合逻辑技术实现，其微操作信号发生器是由门电路组成的复杂树形

19、网络构成的。微程序控制器采用存储逻辑实现，将微操作控制信号以编码字(即微指令)的形式存放在控制存储器中。执行指令时，通过依次读取一条条微指令，产生一组组操作控制信号，控制有关功能部件完成一组组微操作。 微程序控制器的设计思想和组合逻辑设计思想截然不同。它具有设计规整，调试、维修以及更改、扩充指令方便的优点，易于实现自动化设计。但是，由于它增加了一级控制存储器，所以指令的执行速度比组合逻辑控制器慢。3. CPU响应外部中断一般应具备的条件有哪些?(1) 有中断源请求中断(2) CPU允许响应中断，即处于开中断状态(3) 一条指令执行结束4 简述程序中断方式和DMA方式各自的主要特点及适用场合。5

20、 CPU中有哪几个最主要的寄存器? 它们的主要作用是什么？答：(1) 指令寄存器IR：指令寄存器用于存放当前正在执行的指令。当指令从主存取出后，经MDR传送到指令寄存器中，以便实现对一条指令执行的全部过程的控制。(2) 程序计数器PC：程序计数器又称指令计数器、指令地址寄存器，用于保证程序按规定的序列正确运行，并提供将要执行指令的指令地址。(3) 累加寄存器AC：用于暂存操作数据和操作结果。(4) 程序状态寄存器PSR：用于以存放程序的工作状态（如管态、目态等）和指令执行的结果特征（如ALU运算的结果为零、结果为负、结果溢出等），把它所存放的内容称为程序状态字（PSW）。PSW表明了系统的基本

21、状态，是控制程序执行的重要依据。(5) 地址寄存器MAR：用于存放所要访问的主存单元的地址。它可以接受来自PC的指令地址，或接受来自地址形成部件的操作数地址。(6) 数据缓冲寄存器MDR（或MBR）：用于存放向主存写入的信息或从主存中读出的信息。6 微指令编码有哪几种常用方法？在分段编码方法中，分段的原则是什么？答：微指令编码的常用方式有：直接控制法、最短编码法、字段直接编码法、字段间接编码法等。分段编码方法也称字段直接编码法，其分段的原则是：把互斥的微命令(即不允许同时出现的微命令)划分在同一字段内，相容的(即允许同时出现)微命令划分在不同字段内。字段的划分应与数据通路结构相适应。一般每个子

22、字段应留出一个状态，表示本字段不发任何微命令。每个子字段所定义的微命令数不宜大多，否则将使微命令译码复杂。7 简述冯诺依曼计算机的基本思想（包含哪三个方面）答：冯诺依曼计算机的基本思想包含三个方面：1) 计算机由输入设备、输出设备、运算器、存储器和控制器五大部件组成。2) 采用二进制形式表示数据和指令。3) 采用存储程序方式。存储程序是指在用计算机解题之前，事先编制好程序，并连同所需的数据预先存入主存储器中。在解题过程（运行程序）中，由控制器按照事先编好并存入存储器中的程序自动地、连续地从存储器中依次取出指令并执行，直到获得所要求的结果为止。8 请简述DRAM的三种刷新方式的工作原理(集中，分

23、散和异步)（1）集中式-正常读/写操作与刷新操作分开进行，刷新集中完成。特点：存在一段停止读/写操作的死时间 适用于高速存储器 分散式-将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。特点：不存在停止读/写操作的死时间但系统运行速度降低 异步式-前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器刷新一遍。9 简述静态RAM与动态RAM各自的主要特点。为什么动态RAM需要制新？ 刷新的原因是电容本身不可避免的会产生漏电，电容电荷的泄放会引起信息的丢失。10 静态存储器和动态存储器器件的特性有哪些主要区别？ 各自主要应用在什么地方。主要性能SRAMDRAM存储

24、信息触发器电容破坏性读出非是需要刷新非需要行列地址同时送分两次送运行速度快慢集成度低高发热量大小存储成本高低静态存储器主要用于高速缓冲存储器cache，动态存储器主要用于主存储器11 .Cache-主存层与主存-辅存层有何异同?相同点:都力图使存储系统的性能接近高速存储器，而价格接近低速存储器。都是利用了程序局部性原理把最近常用的信息块从相对慢速而大容量的存储器调入相对高速而小容量的存储器。不同点:Cache主要解决主存与CPU的速度差异问题；而虚存主要解决存储容量的问题，Cache的管理完全由硬件完成，而虚存管理由软件和硬件共同完成。CPU与Cache和主存之间均有直接访问通路，而虚存的辅存

25、5P之间不存在直接的数据通路。12.简要说明RISC的特点，RISC指令系统的特点选用的是使用频幸最高的一些简单指令:指令长度固定，指令格式及寻址方式种类少:只有取数/存数指令访问存储器，其余指令的操作都在寄存器之同进行：大多数指令可在一个机器周期内完成13.cache有那3种基本映象方式，各自的主要特点是什么?答：Cache有三种映像方式：全相联映像方式，直接映像方式，多路组相联映像方式。全相联映像方式是指主存中任一个字（字块）可以写入Cache中的任何一个字（字块）中。其优点是有最大的灵活性。缺点是要确定读的信息是否在Cache中，必须用原本读主存的地址与整个Cacha每一个单元的标志字段比较，电路过于复杂，成本较高。直接映像方式是指主存的一个字（字块）只能映像到Cache的字和字块中。优点是要确定读的信息是否在Cache中时原本读主存的地址与标志字段比较的线路简单，成本低；缺点是Cache的使用缺乏灵活性，影响命中率。多路组相联映相方式是对全相联映相方式和直接映像方式的一种折中的处理方案。它与直接相联映像方式的区别在于每个主存字块可以从多个（例如2，4，8个，而不是一个）体中选择其一完成写入Cache的操作，它与全相联映像的类同之处是把一个主存字写进Cache时，可以在Cache的多个（而不是任何一个）个体中选择。既有较高的命中率，又使比较线路也不会太复杂。专心-专注-专业