《Xilinx FPGA开发环境ISE使用基础基于HDL的设计.ppt》由会员分享，可在线阅读，更多相关《Xilinx FPGA开发环境ISE使用基础基于HDL的设计.ppt（115页珍藏版）》请在三一办公上搜索。
1、2012-12-09,Xilinx公司介绍-公司起源（1985年全球第一片FPGA诞生在这里）,1984年在硅谷工作的2个聪明的工程师和1个营销主管作了一个梦。Bernie Vonderschmitt、Ross Freeman 和 Jim Barnett 梦想创立一家不同于一般的公司。他们希望创建一家公司来为一个全新的领域开发和推出先进技术。他们还希望以下面这种方式来领导它：在这里工作的人们热爱他们的工作、享受工作带来的乐趣，并且对他们所从事的工作着迷（创新一直伴随它的成长）。新型半导体（现称为现场可编程门阵列）由 Xilinx 共同创始人 Ross Freeman 发明，是一种全新的可编程逻
2、辑。,Xilinx公司介绍-最近振奋业界的消息,Xilinx公司介绍-最近振奋业界的消息,全球第一个发货28nm 产品-与台积电（TSMC）通力协作，创新性地推出高性能低功耗(HPL)工艺技术-在28nm 产品交付上，稳居全球半导体领域第一位无论是产品流片、样片推出、还是最终量产全球半导体行业第一个发货基于堆叠硅片互联技术（SSIT）的2.5D 芯片产品的企业，大大超越了摩尔定律的发展速度-突破行业纪录：2011 年10 月样片发货世界容量最大FPGA-Virtex-7 2000T，68 亿个晶体管，200万逻辑单元，将晶体管数业界当前纪录翻了一番-突破行业纪录:2012 年下半年将发货拥有1
3、6 通道、96 个serdes 的FPGA,Xilinx公司介绍-最近振奋业界的消息,全球半导体行业第一个可扩展处理平台Zynq EPP 的推出者-一个内嵌双ARM A9 核，并且共享Artix 和Kintex架构的真正可扩展的处理平台-是系统集成、软件可编程性的灵活性与FPGA 硬件加速的完美结合，支持客户打造定制和优化的系统。全球第一个支持高层次综合设计方法的可编程逻辑企业-其 AutoESL 高层次综合技术可将 C、C+和System C 规范直接应用于 FPGA，且无需手动创建RTL，从而加速了设计实现进程。为FPGA提供灵活混合信号集成技术（Agile Mixed Signal,AM
4、S）,Xilinx公司介绍-市场份额,Xilinx 目前是全球可编程平台的领先供应商，2011 财年的总收益额达到 2.4 亿美元，占整个市场份额的近一半。可编程逻辑器件(PLD)市场是半导体行业增速最快的领域之一，2010 年收益额增长了 48%，达到 4.9 亿美元，预计到2013年，收益额将比 2009 年翻一番，达到 6.6 亿美元（数据来源：IC Insights）。,Xilinx公司产品概述-应用领域,Xilinx 解决方案在大量终端市场上实现了世界上最具创新意义的应用：航空航天/军用产品（全球独一无二的提供宇航级解决方案）汽车 广播 消费类 数据处理/存储 工业/科技/医疗（IS
5、M）有线 无线,Xilinx公司 FPGA工艺进展,性能、功耗和成本之间的权衡,Virtex,Virtex-E,Virtex-II,Virtex-II Pro,Virtex-4,Virtex-5,第1代,第2代,第3代,第4代,第5代,第6代,220-nm,180-nm,150-nm,40-nm,65-nm,90-nm,130-nm,Virtex-6,Virtex-7,28-nm,第7代,Vivado Design suiteISE Design Suite(ISE14.3),Xilinx公司软件平台介绍-开发工具,Xilinx公司软件平台介绍-开发工具,Vivado Design suite
6、：下一代开发工具,Xilinx公司软件平台介绍-开发工具,ISE Design Suite涉及了FPGA设计的各个应用方面，包括逻辑开发、数字信号处理系统以及嵌入式系统开发等FPGA开发的主要应用领域，主要包括 1）ISE Foundation：集成开发工具 2）EDK：嵌入式开发套件 3）DSP_TOOLs：数字信号处理开发工具 4）ChipScope Pro：在线逻辑分析仪工具 5）PlanAhead：用于布局和布线等设计分析工具,Xilinx公司软件平台介绍-软件组成（ISE13.3开发套件）,在线逻辑分析仪工具,片上系统开发,规划工具,集成开发环境,数字信号处理开发工具,Xilinx公
7、司软件平台介绍-ISE Foundation软件,ISE Foundation软件是Xilinx公司推出的FPGA/CPLD集成开发环境，不仅包括逻辑设计所需的一切，还具有简便易用的内置式工具和向导，使得I/O分配、功耗分析、时序驱动设计收敛、HDL仿真等关键步骤变得容易而直观。,Xilinx公司软件平台介绍-嵌入式设计工具EDK软件,嵌入式设计工具（Embedded Design Kit，EDK）是Xilinx公司推出的FPGA嵌入式开发工具，包括：嵌入式硬件平台开发工具（Xilinx Platform Studio，XPS）嵌入式软件开发工具（Software Platform Studi
8、o SDK）支持嵌入式IBM PowerPC硬件处理器核、Xilinx MicroBlaze软处理器核、（新版本支持ARM Cortex-A9硬核处理器），以及开发所需的技术文档和IP，为设计嵌入式可编程系统提供了全面的解决方案。,Xilinx公司软件平台介绍-System Generator软件,Xilinx公司推出了简化FPGA数字处理系统的集成开发工具System Generator，快速、简易地将DSP系统的抽象算法转化成可综合的、可靠的硬件系统，为DSP设计者扫清了编程的障碍。System Generator和Mathworks公司的Matlab软件中的Simulink工具箱实现无缝
9、链接。,Xilinx公司软件平台介绍-ChipScope Pro软件,Xilinx公司推出了在线逻辑分析仪，通过软件方式为用户提供稳定和方便的解决方案。该在线逻辑分析仪不仅具有逻辑分析仪的功能，而且成本低廉、操作简单，因此具有极高的实用价值。ChipScope Pro既可以独立使用，也可以在ISE集成环境中使用，非常灵活，为用户提供方便和稳定的逻辑分析解决方案，支持Spartan和Virtex全系列FPGA芯片。ChipScope Pro将逻辑分析器。总线分析器和虚拟I/O小型软件核直接插入到用户的设计当中，可以直接查看任何内部信号和节点，包括嵌入式硬或软处理器。,Xilinx公司软件平台介绍
10、-PlanAhead软件,PlanAhead工具简化了综合与布局布线之间的设计步骤，能够将大型设计划分成较小的、更易于管理的模块，并集中精力优化各个模块。此外，还提供了一个直观的环境，为用户设计提供原理图、平面布局规划或器件图，可快速确定和改进设计的层次，以便获得更好的结果和更有效地使用资源，从而获得最佳的性能和更高的利用率，极大地提升了整个设计的性能和质量。,Xilinx公司ISE13.3软件介绍-ISE主界面窗口界面,Xilinx公司ISE13.3软件介绍-ISE主界面Design窗口界面,ISE的主界面可以分为4个子窗口。在主界面窗口的左上面是设计（Design）面板，其中包括：Star
11、t，Design，File和Library面板，通过选择不同的面板来显示和访问工程的源文件，以及访问当前所选择源文件的运行处理。Start面板提供了快速访问打开的工程和经常访问的参考资料，文件和教程。,Xilinx公司ISE13.3软件介绍-ISE主界面Design窗口界面,1设计（Design）面板 设计面板提供了到View，Hierarchy和Processes面板的访问功能。1）View面板 如下图所示View面板的单选按钮，使设计者能在层次（Hierarchy）面板下查看与实现（Implementation）或者仿真（Simulation）设计流程相关的源文件模块。,Xilinx公司I
12、SE13.3软件介绍-ISE主界面Design窗口界面,如下图所示，如果设计者选择了仿真，则必须从下拉框中选择一个仿真的阶段：Post-Translate(综合后)Post-Map（映射后）Post-Route（布线后）,Xilinx公司ISE13.3软件介绍-ISE主界面Design窗口界面,2）层次（Hierarchy）面板 如图4.4所示，层次面板显示了工程的名字，目标器件，用户文档和下图View面板选择设计流程相关的设计源文件。在设计面板中，允许设计者只查看与所选择设计流程（实现或者仿真）相关的那些文件。,Xilinx公司ISE13.3软件介绍-ISE主界面Design窗口界面,层次面
13、板中的每个文件都有一个相关的图标。图标表示了文件的类型（HDL文件，原理图，IP核或者文本文件）。如上图所示，如果文件包含一个底层次，则图标的左边前加“+”符号。通过点击+符号，可以展开层次。通过鼠标双击上图中的文件名字，可以打开文件进行编辑。,Xilinx公司ISE13.3软件介绍-ISE主界面Design窗口界面,3）处理（Process）面板 如下图所示，处理面板对上下文敏感，基于在Source面板中所选的源文件的类型变化处理面板的内容。从处理面板中，设计者可以运行功能，这些功能用来定义、运行和分析设计。处理面板提供了下面的功能：,Xilinx公司ISE13.3软件介绍-ISE主界面De
14、sign窗口界面,Design Summary/Report（设计总结/报告）用于访问设计报告、消息和结果数据的总结。也能执行消息过滤器。Design Utility（设计实用工具）用于访问符号生成、例化模板，察看命令行历史和仿真库编译。User Constraints（用户约束）用于访问位置和时序约束。Synthesis（综合）用于访问检查语法、综合、查看RTL和技术原理图和综合报告。取决于所选择的综合工具，可用的综合过程也是不一样的。Implement Design（实现设计）提供访问综合工具和实现后分析工具。Generate Programming File（生成编程文件）访问比特流生成
15、。Configure Target Device（配置目标器件）访问配置工具，用于创建科编程的文件和编程目标器件。,Xilinx公司ISE13.3软件介绍-ISE主界面Design窗口界面,2File（文件）面板 如右图所示，文件面板提供了一个平面的，排序的工程内所有文件的源文件列表。文件可以通过是同中的任何一类进行分类。可以通过使用鼠标点击文件名字，选择“Source Properities”来查看每个文件的属性和修改文件。,图4.6 文件面板界面,Xilinx公司ISE13.3软件介绍-ISE主界面控制台面板,在ISE主界面的底部是控制台（Console）面板，包括：Console，Err
16、or和Warnings面板，显示了状态信息，错误和警告。ISE主界面的右边是多文档界面MDI窗口，称为工作空间（Workspace）。,Xilinx公司ISE13.3软件介绍-ISE主界面控制台面板,1.Console（控制台）面板 控制台提供了所有来自处理运行的标准输出。窗口显示了错误，警告和消息信息。错误用红色的x表示。警告用!表示。2Error（错误）面板 错误面板只显示错误信息。滤掉其它控制台信息。3Warings（警告）面板 警告面板只显示警告信息。滤掉其它控制台消息。,Xilinx公司ISE13.3软件介绍-处理(process）子窗口,在该窗口只有一个处理标签。该标签有下列功能：
17、添加已有文件；创建新文件；察看设计总结（访问符号产生工具，例化模板，察看命令行历史和仿真库编辑）；用户约束文件（访问和编辑位置和时序约束）；综合（检查语法、综合、察看RTL和综合报告）；设计实现（访问实现工具，设计流程报告和其它一些工具）；产生可编程文件（访问配置工具和产生比特流文件）。,Xilinx公司ISE13.3软件介绍-脚本（transcript）子窗口,脚本子窗口有5个默认标签:Console，error，warnings，Tcl shell，find in file。Console标签显示错误、警告和信息。X表示错误，！表示警告。Warning标签只显示警告消息。Error标签只显
18、示错误消息。Tcl shell标签是与设计人员的交互控制台。除了显示错误、警告和信息外，还允许输入ISE特定命令。Find in file标签显示的是选择EditFind in File操作后的查询结果。,Xilinx公司ISE13.3软件介绍-工作区（Workspace）子窗口,工作空间使设计者可以查看设计报告，文本文件，原理图和仿真波形。每个窗口的大小都可改变，从ISE离开，在主机面窗口新的位置。可以平铺，分层或者关闭。设计者可以在主界面的主菜单下选择View-Panels命令，打开或者关闭面板。设计者还可以在主界面的主菜单下选择Layot-Load Default Layot恢复默认的窗
19、口布局。,Xilinx公司ISE13.3软件介绍-工作区（Workspace）子窗口,传统数字系统设计流程,现代数字系统设计流程,基于HDL语言的ISE设计流程-一个数字系统的设计原理,基于HDL语言的ISE设计流程-设计内容,使用ISE13.3 完成一个数字系统的设计，其内容包括：工程的建立；三位计数器的设计；设计综合和查看综合结果；三位计数器设计仿真；分频器的设计；用户约束的添加和设计实现；布局布线结果的查看；设计下载到FPGA芯片PROM文件的生成和下载到PROM中,基于HDL语言的ISE设计流程-启动ISE13.3软件,方法1：在开始菜单下找到ISE的启动图标,方法2：在桌面上找到IS
20、E图标，点击该图标启动ISE13.3软件,基于HDL语言的ISE设计流程-新建工程,基于HDL语言的ISE设计流程-新建工程,输入工程名字：counter,工程所在的目录,基于HDL语言的ISE设计流程-新建工程,基于HDL语言的ISE设计流程-创建一个新工程,基于HDL语言的ISE设计流程-创建一个新工程,基于HDL语言的ISE设计流程-创建一个新的设计文件,基于HDL语言的ISE设计流程-创建一个新的设计文件,基于HDL语言的ISE设计流程-创建一个新的设计文件,基于HDL语言的ISE设计流程-创建一个新的设计文件,基于HDL语言的ISE设计流程-创建一个新的设计文件,设计总结,基于HDL
21、语言的ISE设计流程-创建一个新的设计文件,基于HDL语言的ISE设计流程-创建一个新的设计文件,基于HDL语言的ISE设计流程-创建一个新的设计文件,基于HDL语言的ISE设计流程-创建一个新的设计文件,下一步对该模块进行综合,基于HDL语言的ISE设计流程-对该设计文件进行综合,行为级综合可以自动将系统直接从行为级描述综合为寄存器传输级描述。行为级综合的输入为系统的行为级描述，输出为寄存器传输级描述的数据通路。行为级综合工具可以让设计者从更加接近系统概念模型的角度来设计系统。同时，行为级综合工具能让设计者对于最终设计电路的面积、性能、功耗以及可测性进行很方便地优化。行为级综合所需要完成的任
22、务从广义上来说可以分为分配、调度以及绑定。,基于HDL语言的ISE设计流程-对该设计文件进行综合,在ISE的主界面的处理子窗口的synthesis的工具可以完成下面的任务：查看RTL原理图（View RTL schematic）查看技术原理图（View Technology Schematic）检查语法（Check Syntax）产生综合后仿真模型（Generate Post-Synthesis Simulation Model）。,基于HDL语言的ISE设计流程-对该设计文件进行综合,控制台界面中给出综合过程的信息,基于HDL语言的ISE设计流程-对该设计文件进行综合,综合工具在对设计的综合
23、过程中，主要执行以下三个步骤：语法检查过程，检查设计文件语法是否有错误；编译过程，翻译和优化HDL代码，将其转换为综合工具可以识别的元件序列；映射过程，将这些可识别的元件序列转换为可识别的目标技术的基本元件；,基于HDL语言的ISE设计流程-查看综合后的结果,通过查看综合后的结果，你就会清楚地理解到底什么是综合？综合的本质特征。,基于HDL语言的ISE设计流程-查看综合后的结果,基于HDL语言的ISE设计流程-查看综合后的结果,基于HDL语言的ISE设计流程-查看综合后的结果,基于HDL语言的ISE设计流程-揭开LUT的秘密,0 0 00 0 10 1 00 1 1 1 0 0 1 0 11
24、1 01 1 1,终于明白了FPGA的LUT是怎么实现逻辑功能的,基于HDL语言的ISE设计流程-对该设计进行行为仿真,基于HDL语言的ISE设计流程-对该设计进行行为仿真,基于HDL语言的ISE设计流程-对该设计进行行为仿真,基于HDL语言的ISE设计流程-对该设计进行行为仿真,基于HDL语言的ISE设计流程-对该设计进行行为仿真,基于HDL语言的ISE设计流程-对该设计进行行为仿真,基于HDL语言的ISE设计流程-对该设计进行行为仿真,基于HDL语言的ISE设计流程-对该设计进行行为仿真,基于HDL语言的ISE设计流程-对该设计进行行为仿真,基于HDL语言的ISE设计流程-对该设计进行行为
25、仿真,基于HDL语言的ISE设计流程-对该设计进行行为仿真,关闭整个仿真窗口,继续下面的设计,为了将来在硬件上看到灯的变化所反映的计数器的工作状态,需要在top.vhd设计文件,添加分频时钟部分代码,基于HDL语言的ISE设计流程-对该设计继续添加代码,基于HDL语言的ISE设计流程-对该设计继续添加代码,基于HDL语言的ISE设计流程-对该设计继续添加代码,基于HDL语言的ISE设计流程-添加实现约束文件,基于HDL语言的ISE设计流程-添加实现约束文件,基于HDL语言的ISE设计流程-添加实现约束文件,基于HDL语言的ISE设计流程-添加实现约束文件,基于HDL语言的ISE设计流程-添加实
26、现约束文件,基于HDL语言的ISE设计流程-添加实现约束文件,基于HDL语言的ISE设计流程-添加实现约束文件,保存引脚约束,并退出该界面,基于HDL语言的ISE设计流程-实现设计,基于HDL语言的ISE设计流程-实现设计,基于HDL语言的ISE设计流程-查看布局布线后结果,基于HDL语言的ISE设计流程-查看布局布线后结果,基于HDL语言的ISE设计流程-查看布局布线后结果,基于HDL语言的ISE设计流程-查看布局布线后结果,关闭FPGA Editor界面,基于HDL语言的ISE设计流程-下载设计到FPGA芯片,准备工作:将HEP的USB-JTAG电缆分别和计算机USB接口及EXCD-1目标
27、板上的JTAG7针插口连接;计算机自动安装JTAG驱动程序;给EXCD-1目标板上电;,基于HDL语言的ISE设计流程-下载设计到FPGA芯片,基于HDL语言的ISE设计流程-下载设计到FPGA芯片,基于HDL语言的ISE设计流程-下载设计到FPGA芯片,基于HDL语言的ISE设计流程-下载设计到FPGA芯片,出现如图8.18的界面，设计者根据设计所保存的目录，查找定位到设计目录，并选择“top.bit”文件，该文件是前面所生成的编程文件。点击“Open”按钮，为FPGA分配该文件。,基于HDL语言的ISE设计流程-下载设计到FPGA芯片,出现下图所示的对话框，问是否为该FPGA分配SPI或者
28、BPI PROM，点击“No”按钮。这是因为现在使用的是JTAG模式，不使用SPI或BPI PROM存储器配置FPGA。,基于HDL语言的ISE设计流程-下载设计到FPGA芯片,出现下图所示的对话框，点击“Ok”按钮。,基于HDL语言的ISE设计流程-下载设计到FPGA芯片,图8.22 进度条界面,图8.23编程成功提示,基于HDL语言的ISE设计流程-下载设计到FPGA芯片,注意:一定要关闭iMPACT界面 退出界面时,不保存任何信息,基于HDL语言的ISE设计流程-下载设计到FPGA芯片,将开发板上的旁边标记为（T10）的拨码开关，向上拨，使系统离开复位状态，然后可以看到3个LED以计数器
29、的方式亮灭，亮灭的频率为1Hz。至此，完成了代码设计、综合、仿真、实现、编程文件生成和下载的所有设计流程。,基于HDL语言的ISE设计流程-生成PROM文件并下载到PROM,使用BPI模式，配置FPGA的步骤主要分为两部分：PROM文件的生成；PROM文件下载到BPI存储器中；,基于HDL语言的ISE设计流程-生成PROM文件并下载到PROM,基于HDL语言的ISE设计流程-生成PROM文件并下载到PROM,基于HDL语言的ISE设计流程-生成PROM文件并下载到PROM,生成BPI Flash文件第一步,生成BPI Flash文件第二步操作,基于HDL语言的ISE设计流程-生成PROM文件并
30、下载到PROM,基于HDL语言的ISE设计流程-生成PROM文件并下载到PROM,点击该界面“OK”按钮，进入到下一个配置界面。,基于HDL语言的ISE设计流程-生成PROM文件并下载到PROM,基于HDL语言的ISE设计流程-生成PROM文件并下载到PROM,基于HDL语言的ISE设计流程-生成PROM文件并下载到PROM,基于HDL语言的ISE设计流程-生成PROM文件并下载到PROM,基于HDL语言的ISE设计流程-生成PROM文件并下载到PROM,关闭该界面,基于HDL语言的ISE设计流程-生成PROM文件并下载到PROM,下面将生成的PROM文件烧到PROM芯片中。,1.在iMPAC
31、T主界面下的iMPACT Flows面窗口下，选择“Boundary Scan”选项，并用鼠标双击该选项；2在右侧窗口中，点击鼠标右键，出现浮动菜单，选择“Initialize Chain”选项。3当出现“Auto Assign Configuration Files Query Dialog”窗口，点击“No”按钮。,基于HDL语言的ISE设计流程-生成PROM文件并下载到PROM,如下图所示，在SPI/BPI字符区域，点击鼠标右键，出现浮动菜单，选择“Add SPI/BPI Flash”选项。,图8.32 准备添加BPI文件,基于HDL语言的ISE设计流程-生成PROM文件并下载到PROM
32、,基于HDL语言的ISE设计流程-生成PROM文件并下载到PROM,如下图所示，从下拉菜单选择“28F128P30”（和Nexys3开发平台上所用的BPI Flash兼容）。点击“OK”按钮）,基于HDL语言的ISE设计流程-生成PROM文件并下载到PROM,如下图所示，选择标记为“FLASH”的区域，鼠标右键点击该区域，出现浮动菜单，选择“Program”选项”。点击“OK”按钮。,基于HDL语言的ISE设计流程-生成PROM文件并下载到PROM,基于HDL语言的ISE设计流程-生成PROM文件并下载到PROM,关闭电源重新上电，程序从PROM自动引导到FPGA芯片中。,关闭配置界面，不保存任何信息。（一定不要保存任何信息）,注：在使用该模式时，确认Nexys3板上标记为M0和M1的位置，没有设置跳线，也就是，模式设置为“00”。,
